模数转换器作为连接模拟世界和数字世界的关键媒介,随着通信技术的发展,其应用场景的种类不断扩大,市场缺口与日俱增。在5G通信领域,对ADC性能的要求不断提高,亟待新结构的出现。噪声整形逐次逼近-流水线混合型模数转换器（Pipelined-NS-SAR ADC）是一种结合噪声整形SAR ADC与流水线架构的混合型ADC结构,能够同时实现低功耗、高精度和高速的目标,已经成为高性能ADC结构的热点研究方向,因此对Pipelined-NS-SAR ADC结构的研究势在必行。论文对Pipelined-NS-SAR ADC的技术原理、基本架构及关键模块进行了研究。首先介绍了噪声整形的技术原理,讨论并对比分析了前馈型和反馈型噪声整形ADC的结构和原理。接着分析了传统两级Pipelined-NS-SAR ADC基本架构和工作原理。在此基础上,从系统级角度分析了电容交织型Pipelined-NS-SAR ADC的架构,提出了一种基于电容复用技术的Pipelined-NS-SAR ADC架构。然后,论文详细分析了ADC冗余位校准技术的原理,说明了流水线型架构子ADC能够错位叠加的底层原理。接着从模块级角度,详细介绍了采样保持电路、比较器和级间运算放大器等关键模块的电路结构和工作原理,并针对电路的非理想效应进行了分析。面向高性能的应用,论文最后基于TSMC 65nm 1.2V CMOS工艺,提出了一款13位200 MS/s电容复用型Pipelined-NS-SAR ADC。该ADC基于“6+5”的两级流水线结构,采用冗余位校准技术实现错位叠加,并通过多项技术来提高性能。其中,级间增益减半技术降低了MDAC的增益需求和子ADC的量化范围,提高了能效。电容复用技术通过在余量放大相位配置级间开关电容放大器的反馈电容为积分电容,实现了一阶误差反馈型噪声整形ADC中处理余差电压所需要的整周期延迟。同时,在第二级SAR ADC量化时将级间开关电容放大器的反馈电容配置为参考电压衰减器,从而避免引入大面积的衰减电容,降低非线性误差。改进型栅压自举开关技术通过合理偏置开关管的衬底电位以改善采样开关的线性度,最小化晶体管的延时以提高采样速度。两级全动态比较器结构优化了比较器的工作速度,避免产生静态功耗。电路后仿真结果显示,本文设计的Pipelined-NS-SAR ADC在电源电压为1.2V,采样速度为200MS/s,8倍过采样率下,得到输出信号的SFDR为91.3d B,SNDR为78.9d B,有效位数达到12.81位,功耗为3.96m W。