论文部分内容阅读
Sigma Delta ADC由Sigma Delta调制器和降采样数字抽取滤波器构成，采用过采样技术、噪声整形技术以及数字滤波技术实现高精度模数转换。在获得高精度的前提下，由于Sigma Delta调制器对工艺中器件的匹配性以及模拟电路的设计指标要求较低，所以其被广泛用于数字音频信号处理领域。Sigma Delta调制器的性能优劣决定了整个Sigma Delta ADC的精度，采用过采样技术和噪声整形技术分别通过降低噪底和使信号基带内量化噪声推向基带外来减少信号基带内噪声，从而提高调制器系统的信噪比，获得高精度的ADC。本文首先对Sigma Delta调制器的基本原理进行了阐述，对不种结构的调制器优缺点进行了比较分析；利用Richard Schreier Toolbox针对系统性能的设计要求，完成了调制器结构、阶数、量化器位数以及过采样率的设计，并在此基础上确定调制器系数；随后对Sigma Delta调制器进行了非理想因素分析，基于非理想因素利用Simulink对三阶一次量化的调制器进行行为级建模与仿真，优化调制器系数；并分别在理想和非理想情况下进行了频域分析，其信噪比分别为107dB和96dB，满足性能指标。最后在Simulink非理想建模的基础上，得到各个电路模块性能要求，完成开关电容积分器、两相不交叠时钟电路、动态锁存比较器和带隙基准源晶体管级电路的设计，并用Spectre对调制器系统进行了时域仿真，与行为级时域仿真波形相符。本设计针对20~24KHz的音频输入信号，采用三阶一次量化的CIFB（Cascadeof integrators,feedback form）调制器结构，128倍过采样，在6.144MHz的过采样率下；将从Spectre输出的时域数据进行频域分析，实现信噪比为91.3dB，14.87bit的有效位数，92dB的SFDR。采用CSMC0.35μm标准CMOS工艺，电容采用最小单位为0.2pf的MIM电容，对整体调制器进行了版图设计，整体芯片版图面积为1120μm*1120μm；在3.3V电源电压下，整体功耗为7.5mw，实现FOM为0.93的高性能、低功耗Sigma Delta调制器。