数字信号处理技术飞跃发展，在多个领域如数字通信、宽带软件无线电、医疗电子仪器等的应用对高性能系统的数字化提出了更高需求。高精度、高采样率、低功耗是ADC发展的必然方向。在当前的电路工艺与设计水平的限制，单片ADC很难同时做到高速率和高精度采样的同时提升。在高速信号处理领域的应用，ADC的速率仍然是一个关键的技术瓶颈。分时交替ADC（TIADC）结构是实现超高速采样的重要方法。但是TIADC结构中通道间的差异严重影响了系统的动态性能，数字后处理校准技术成为了提升TIADC系统性能的重要手段。本文对目前TIADC系统的发展概况做了阐述，并在已有的系统校准技术发展的基础上建立了时分交替ADC系统的行为模型，从理论上分析了时分交替ADC的增益误差、时间误差和偏置误差的来源，及其对系统性能的影响。同时，在对当前已有的数字后处理校准算法研究分析的基础上开发了TIADC系统算法性能评估和开发的虚拟平台。该平台主要用于系统校准算法的功能验证和性能分析，以及对硬件平台采集数据的处理。本文还设计了一种基于误差测量的增益和时钟误差频域加权校准算法，采用了基于四参数正弦拟合的通道间失配误差估计算法。在四通道12bit，400MHz的TIADC系统上进行的仿真表明，经过校准的系统可以获得ENOB7.4bit，SFDR62dB的提升。文章最后基于STRATIX III系列的EP3SE260F1152C2开发板设计了四通道12bit，400MHz的TIADC系统增益和时钟误差校准电路，并对校准电路的有效性进行了测试和分析。