论文部分内容阅读
随着集成电路技术和电子信息技术的飞速发展,现代雷达信号处理平台架构发生了变革。当前,基于DSP、FPGA等处理器所设计实现的雷达信号处理系统的通用性、重复利用率较低,难以适应现代技术领域的各种需求。开发满足实时性、可扩展性、可重构性的软件化雷达架构,已成为技术发展的新方向。基于对雷达信号实时处理平台研制技术及软件化雷达技术的现状进行了调研,论文指出了软件化雷达算法组件研发的必要性,详细阐述了软件化雷达层次化的体系架构和架构特征,并给出了基于高性能、通用CPU硬件平台的软件化雷达系统设计思路以及基于CPU处理器进行算法组件研发的优势。论文分析了软件化雷达算法组件的设计需求,给出了算法组件的层次化设计结构,介绍了基于CPU平台的组件研发工具,包括开发环境、开发语言及相关的底层函数库。在脉冲多普勒雷达信号处理的实现上,对雷达信号处理常规算法(脉冲压缩算法、动目标检测算法、恒虚警率检测算法)实现方法进行了简述;并基于组件设计结构,对算法组件进行了工程实现、逻辑正确性验证及实时性性能分析。同时,针对具体雷达研制指标要求,在CPU硬件平台上完成了软件化雷达系统架构的搭建、应用,对系统的吞吐速度、实时处理和延迟指标进行了性能测试,验证了系统的可行性。针对论文设计的软件化雷达系统在跨平台、跨系统移植方面的局限性,论文就基于VSIPL规范进行软件化雷达算法组件设计进行了初步探索,概述了VSIPL标准规范,阐述了基于VSIPL规范的算法开发特点、开发过程,以FFT算法为开发实例,进行了算法组件的性能测试及分析;并给出了基于VSIPL规范的软件化雷达算法组件设计应用结构,作为软件化雷达组件技术的设计参考。同时,论文在论证基于CPU硬件平台的软件化雷达信号处理系统过程中,仅对算法组件的运算处理性能及系统实时处理、延迟性能、通信吞吐速度进行了评估验证,对结构指标、环境要求、整机功耗、供货周期等性能指标未做考虑。因此,后续需继续对该系统的各项性能指标进行评估验证。