随着芯片集成度和信号处理速度的不断提高、电路功能的不断增加以及印刷电路板体积的不断缩小,同时大部分印刷电路板所搭载的电路数模混合、高低频共存,所处的电磁环境也越来越复杂。这给电路和电路板的设计带来了诸多问题,其中电磁兼容性问题尤为突出。因此在设计电路和电路板过程中进行电磁兼容性问题的分析与优化具有十分重要的意义。本文以磁控电抗器控制电路板为例,进行电路板的电磁兼容性研究。首先,从磁控电抗器控制电路板的结构与原理入手,结合电磁兼容基本要求以及印刷电路板电磁兼容性问题,分析了改善印刷电路板电磁兼容性的一般方法,并对控制电路实际工作时的电磁干扰源进行了探究。然后,针对磁控电抗器控制电路,从电路和电路板两个层面进行电磁兼容性问题的研究与分析。关于电路层面的研究,通过实验观察,分析了干扰源对控制电路正常工作的影响。关于电路板层面,通过Cadence仿真工具对电路板进行建模与仿真,模拟实际工况下干扰源对控制电路板产生的影响,并对比了不同干扰源和观测点位置的近场辐射情况,之后根据对仿真结果的分析提出改善电路板电磁兼容性的具体措施。最后,根据磁控电抗器控制电路和电路板的电磁兼容性分析、计算与仿真结果,对电路进行改进;对电路板的器件位置、线层、走线布局和结构进行整改优化,并对优化后的电路板设计进行仿真分析,结果表明优化后的控制电路板具有更好的电磁兼容性。