随着半导体器件的特征尺寸不断缩小,六管静态随机存取存储器(Static Random Access Memory,SRAM)的漏电流急剧上升,尤其是对于物联网中能量采集系统等常关即开型应用,其系统长时间处于待机状态,传统SRAM的漏电功耗占据了整个系统的绝大部分。因此,降低片上存储子系统的漏电功耗对提升整体系统能效至关重要。近年来,由于拥有存取速度快、与CMOS工艺兼容性好以及多值存储能力等优点,阻变存储器(Resistive RAM,RRAM)成为极具潜力的非易失性存储器。将RRAM与SRAM进行集成,通过数据备份操作后的系统掉电以及系统上电后的数据恢复操作,可以实现零漏电功耗的非易失性SRAM(Nonvolatile SRAM,nvSRAM)单元。已有的nvSRAM单元均采用一到两个单值RRAM来实现数据备份和恢复操作,因此,基于单值RRAM的nvSRAM(Single-Level Cell nvSRAM,SLC-nvSRAM)电路需要大量的单值RRAM。同时,单值RRAM还需要较大的写入电流实现全摆幅的阻值状态切换,加剧了数据备份能耗的升高。此外,已有SLC-nvSRAM单元在数据恢复操作中存在较大的短路电流或漏电流,导致数据恢复能耗高。因此,已有SLC-nvSRAM面临数据备份及恢复能耗高、整体能效低的严峻挑战。为了降低数据备份和数据恢复能耗从而提高整体能效,本文利用RRAM的多值存储特性,提出了基于多值RRAM的高能效nvSRAM(Multi-level Cell,MLC-nvSRAM)单元电路。其中,每个MLC-nvSRAM单元可以实现将2-bit SRAM数据同时备份到同一个多值RRAM中,不仅有效减小了平均每位SRAM数据备份所需要的RRAM数量,而且显著降低了多值RRAM的写入电流,因此大幅度减少了MLC-nvSRAM电路的数据备份能耗。同时,本文提出了预充电差分数据恢复技术和阻值分布优化方法,在保证高数据恢复率的前提下,消除了数据恢复模式中的短路电流并减小了电路漏电流,因此降低了MLC-nvSRAM电路的数据恢复能耗。本文基于TSMC 65nm工艺和Verilog-A RRAM模型,对已有的SLC-nvSRAM单元、传统六管SRAM单元以及本文提出的MLC-nvSRAM单元在SRAM读写模式、数据备份模式和数据恢复模式下分别进行了仿真分析。仿真结果显示,本文提出的MLC-nvSRAM单元可以提供与传统六管SRAM相似的读写性能,并且实现较高的数据恢复率。相比于已有SLC-nvSRAM单元中最低的数据备份能耗和最短的盈亏时间,MLC-nvSRAM单元的数据备份能耗和盈亏时间分别降低了53.97%和52.37%。