存储器有着巨大的市场需求,是国际国内诸多企业和行业产品的重要组成部分,由于现有半导体存储器的技术缺陷和其物理极限的限制,迫切需要在存储器材料和技术方面取得新的突破。其中,电阻式存储器(RRAM)因具有高速度、高密度、长寿命、低成本、低功耗及非挥发性等优点,成为现阶段研究的热点。　　本论文采用溶胶-凝胶(Sol-Gel)工艺分别在氧化铟锡(ITO)玻璃衬底和Pt/TiO2/Si衬底上制备了Bi4Ti3O12及其Ce、Nb掺杂阻变薄膜,研究了退火工艺、掺杂元素及含量对薄膜阻变和介电性能、晶相和微观结构等的影响,并探讨了薄膜的电阻转变机制和掺杂改性机理。　　结果表明:退火温度在550°C~650°C之间,Bi4Ti3O12薄膜表面平整光滑,随着退火温度的升高,晶粒逐渐变大,且较为致密,无明显缺陷,所制备的Bi4Ti3O12薄膜均具有单一的钙钛矿晶格结构。不同退火温度的Bi4Ti3O12薄膜低阻态与高阻态时的电流比(ILRS/IHRS)在102-103之间,在600°C时有3.0 V的最低Vset电压。无论是在低阻态还是在高阻态下,薄膜的介电常数都随着退火温度的升高而增大,介电损耗随着退火温度的升高而减小,且高阻态时的介电常数和介电损耗都大于低阻态时的介电常数和介电损耗;随着退火温度的升高,Bi3.75Ce0.25Ti3O12薄膜表面变得粗糙,晶粒变化不明显,并出现少许孔洞。相同温度下制备的Bi3.75Ce0.25Ti3O12薄膜,其低阻态与高阻态时的电流比(ILRS/IHRS)维持在104-106之间,最低的Vset电压同样出现在600°C,介电常数和介电损耗均大于未掺杂时的Bi4Ti3O12薄膜,但不同阻态下的介电常数和介电损耗随温度变化的规律是一致的。在 Pt/TiO2/Si衬底上制备的阻变薄膜的抗疲劳特性要好于在氧化铟锡(ITO)玻璃衬底上的抗疲劳特性。而N b掺杂的Bi4Ti2.75Nb0.25O12薄膜并未表现出阻变性能。　　通过LogI-LogU特性及其拟合曲线分析可知, Bi4Ti3O12及其Ce掺杂的Bi3.75Ce0.25Ti3O12薄膜在低阻态时,阻变机制为欧姆传导,高阻态时,高、低电压区电压与电流的变化关系不同,在低电压区阻变机制遵循欧姆传导,高电压区电流与电压的二次方成正比,符合(Space-Charge-Limited-Current)SCLC理论的电流与电压关系,所以高电压区的阻变机制以SCLC传导为主导。