本文研究了LVDS高速数据收发器的研究与设计。 LVDS（低压差分信号）是一种小振幅差分信号技术。作为一个高速信号传输的接口标准，LVDS具有高速度、低功耗、低噪声、低成本等优点，在广泛的领域里解决了高速数据传输的瓶颈问题。 但是，随着信息技术的进一步发展，对数据率和长距离传输的要求越来越高。如何实现Gbps的数据率和数十米的传输距离是LVDS传输的一个新的技术难点和研究热点。包括国家半导体和德州仪器等世界知名公司都在这方面作了深入的研究。 在这样的背景下，本项目对数据率达2Gbps、传输距离达10m的LVDS收发器进行了研究设计。在研究过程中，对扩展传输距离的核心技术--均衡器技术做了深入分析。项目的目的是设计一个内置PLL和带隙的符合以上要求的LVDS收发器芯片。 主要研究工作和内容如下： （1）深入分析信号的传输特性，其中包括传输线的性质和整个信道的建模。同时还分析了传输系统中的非理想效应，如码间干扰、串扰和电源噪声。 （2）设计了LVDS发送器电路，其中包括串行化器、前级缓冲电路、驱动器等模块。重点分析了驱动器设计中的终端阻抗匹配问题。 （3）深入分析了均衡器的原理和设计方法。设计了用于接收器的模拟自适应均衡器及LVDS接收器前端电路。 （4）对版图设计中的ESD保护和其它问题进行了分析。 对于项目中包括的数据恢复电路（CDR）、PLL、DLL、带隙等电路，因为另外有同学专门研究并撰写论文，所以没有加以介绍。 芯片采用 TSMC 0.25um、3.3V、1P5M工艺。按照计划，整个项目再过一年可以全部完成。