视频朝着高分辨率、高帧率、实时性的方向不断发展,导致现有视频解码算法对硬件的依赖程度过高,一定程度上阻碍了视频产业的发展与推广。本文充分学习最新视频编解码技术HEVC,结合多核微处理器技术,研究优化HEVC并行解码技术,提出并实现三种并行解码算法,在降低硬件依赖的同时,取得优越的解码效率。本文首先从提高单处理器多指令并行度的角度出发,在深入学习HEVC编解码技术的基础上实现HEVC串行解码器,对解码器进行架构优化、存储器优化、编译器优化、SIMD指令优化等,大大提高了单处理器指令并行度。依赖串行解码器,本文提出并实现一个基于流水线并行解码算法的HEVC解码器,并将其应用于TI公司的TMS320C6678多核板卡上。通过对流水线并行解码算法的实现与分析,把握流水并行的优缺点。本文提出两种新的HEVC并行解码算法,分别为数据并行解码算法、数据与功能混合并行解码算法。以上两种算法一方面充分结合HEVC的编码结构和语法单元,另一方面从提高硬件资源利用率的角度出发,对并行算法框架流程做了大量的迭代改进,最终实现解码性能优良、处理器占用率高、易扩展、易维护的HEVC并行解码器。通过对HEVC并行解码算法的研究与优化,提高指令并行度,优化多线程并行架构,最终本文实现的并行解码器的1080p视频的解码帧率可达到40fps,CPU利用率达到81.3%。本文提出的并行解码算法性能优越,将会促进我国高清视频产业的发展。