由于具有巨大的军事和民用价值，微机械加速度计是目前应用最广泛的MEMS集成传感器之一。其中，电容式Sigma Delta微加速度计由于具有高带宽、直接数字输出、与标准CMOS工艺有良好的兼容性等优点，成为当前集成微加速度计研究的热点。接口ASIC电路是实现高性能集成传感器的关键，因此开展Sigma Delta微加速度计接口ASIC电路的研究具有重要的研究意义与实用价值。当前，高阶Sigma Delta微加速度计接口电路的研究在系统参数设计、综合非线性分析、残留运动噪声分析、系统参数优化等方面还有待于完善，所设计出的接口芯片难以进行后期参数调整。针对以上情况，本文开展了高阶Sigma Delta微加速度设计过程中的相关关键问题的研究。通过综合分析单反馈与分布式反馈两种高阶Sigma Delta加速度计拓扑结构的特点，本文选取分布式反馈结构，并据此结构给出了基于量化噪声整形环路特性的加速度计系统参数初始条件的设计方法，该方法能够有效简化系统参数的设计流程；根据分布反馈式高阶数字加速度计的特点，本文建立了考虑信号传输特性的系统噪声传输模型以及综合多种非线性来源的系统非线性模型，并基于这些模型分析了加速度计噪声特性、非线性特性与系统电学参数的关系，分析结果表明，可以通过优化系统参数实现数字加速度计性能的优化；残留运动是数字闭环加速度计与模拟闭环加速度计的最重要的区别之一，而目前相关文献对于残留运动噪声是否为系统主要噪声源尚无定论，本文建立了残留运动噪声的解析模型，通过分析模型并仿真可知，残留运动噪声不是加速度计的主要噪声源。针对当前高阶Sigma Delta微加速度计参数设计只考虑量化噪声特性的不足，通过综合分析系统参数对加速度计噪声特性、非线性、稳定性的影响，建立了加速度计系统参数综合优化模型并给出了优化方法。仿真与实测结果表明，本文建立的参数优化模型与方法能够有效的实现加速度计性能的优化。在理论分析的基础上，完成了高阶Sigma Delta微加速度计接口ASIC电路设计。设计了能够通过外围元件调整组成模拟闭环与数字闭环加速度计的电路结构；设计了能够实现前级微弱电容检测电路与级联积分器时序分离的系统工作模式与控制时序；设计了改进的级联积分器结构，有效的解决了积分器中运算放大器设计问题；设计了改进的分布反馈参数控制电路，结合前馈增益调节电路实现了加速度计系统参数后期调节；在设计完成包括三种运算放大器、锁存比较器、时序产生电路、电压基准源、LDO等电路模块之后，通过Cadence APS高速并行仿真器对整体电路进行了模拟仿真，仿真结果表明，晶体管级电路设计满足要求。在对加速度计接口芯片进行版图设计后，搭载哈工大MEMS中心工程批圆片进行流片。芯片样品与敏感结构组成测试传感器，实测结果表明，芯片各模块工作正常，比较器建立时间24nS，电压基准源温度系数为8ppm/℃，LDO输出噪声约为100nV/Hz1/2，接口ASIC芯片与敏感结构组成模拟闭环加速度计后输出噪声约为：12μg/Hz1/2；偏置稳定性为0.128mg；线性度约为0.07%；接口ASIC芯片与北京大学中等精度敏感结构组成数字闭环加速度计后能够依据本文建立的参数综合优化模型实现性能优化，优化后闭环输出噪声为16.9μg/Hz1/2，线性度约为0.085%，实现了中等精度的数字闭环加速度计。本文的理论研究对于高阶电容式Sigma Delta微加速度计接口电路的研制具有重要的指导意义，设计制作的接口ASIC芯片具有重要的应用价值。