论文部分内容阅读
碳化硅（SiC）作为第三代半导体材料的代表,具有宽禁带、高击穿电场、高电子饱和迁移率、高热导率等优良的物理化学特性,是制备高压、高温、大功率电力电子功率器件的理想材料之一,尤其适合于电力系统的高压应用,可以说是“为电网而生”。经过30多年的发展,SiC电力电子器件在中低压领域已经逐渐成熟,并走向产业化进程,随着终端市场需求的强劲增长,未来几年内将呈现爆发式增长。但是,在高压电力系统领域,由于其超高电压、大电流、大功率的特殊需求,制备相应的功率器件就需要超厚外延层厚度、较低掺杂浓度、大面积和低缺陷密度的高质量厚膜同质外延材料。目前,在厚膜外延材料方面还存在诸多问题,如缺陷密度大难以实现大面积芯片、少子寿命低影响双极器件的电导调制效应等,限制了SiC功率器件在高压电力系统中的应用。本文针对电力系统的特殊需求,对厚膜SiC同质外延材料制备的关键技术开展了针对性地研究,并对研制的外延材料进行了二极管器件验证:1.从理论上分析了SiC同质外延生长机理。针对厚膜外延材料,分析了快速外延生长技术路线,并重点介绍了市场主流的快速外延生长设备。为了准确判定材料的质量,研究了厚度、掺杂浓度、缺陷、少数载流子寿命等参数的表征方法。2.基于在线刻蚀技术,提出了一种用于低缺陷厚膜材料生长的周期性外延生长技术。通过将传统外延生长分解为多个“生长-刻蚀-吹扫-再生长”过程,在外延生长过程中多次停止生长,期间进行“刻蚀-吹扫”工艺,可以及时地处理从腔体上掉落在表面的颗粒物,并抑制其诱导的其他缺陷。通过70μm的厚膜外延实验发现,该技术可使三角形缺陷降低到30%左右,缺陷控制水平达到国内领先水平,同时还可促使BPD向TED转化,实现BPD密度的降低。通过优化气流分布,6英寸外延实现了1.21%的厚度不均匀性和2.5%的掺杂浓度不均匀性,达到国内同行领先水平。3.基于PL和μ-PCD的测试技术,深入地分析研究了制约超厚膜（180μm）SiC外延材料少数载流子寿命的因素。通过PL和μ-PCD mapping对比分析,发现在无缺陷区,少数载流子为3.02μs,三角形表面区的少数载流子寿命为0.77μs,三角形边缘附近（大量层错）的少数载流子寿命为1.34μs。发现在厚膜外延材料中,三角形缺陷对少子寿命的影响要大于层错的影响。4.开展了对增强少子寿命的技术研究,对比了提升少子寿命的三种技术手段。系统地研究了高温氧化、退火、化学机械抛光以及外延工艺等方法对少子寿命的影响。研究发现,通过长时间高温氧化和退火工艺将少子寿命提升到5μs,能够满足高压双极器件的需求,并揭示了高温氧化的机理:在氧化层界面附近的间隙C向外延层中扩散,修复了影响少子寿命的C空位缺陷。其次,通过化学机械抛光技术对SiC外延表面进行处理后,使得整片的少子寿命更加均匀,这是因为化学机械抛光降低了表面复合速率。增大C/Si比（形成富C条件）和化学机械抛光对增强少子寿命有一定的效果,但是都远达不到器件的需要。5.开展了p型外延生长技术研究,研究了p型掺杂机理,实现了在1E16-1E19 cm-3范围可控,获得p型掺杂浓度和TMA流量的线性关系。为了控制p型外延中的缺陷,在p型外延生长前将周期性外延生长技术中特有的“刻蚀-吹扫”工艺引入,由于“刻蚀-吹扫”工艺的刻蚀和清理作用,可以将表面的异物进行刻蚀,并清理干净,为p型外延生长提供了良好的表面状况,抑制了p型外延形貌缺陷的产生,降低了p型外延对器件制造合格率的影响。研究还发现,由于Al掺杂带来的内部应力使得层错缺陷有所提升,通过光致发光检测（PL）和缺陷腐蚀分析了其形成机理:Al掺杂产生的晶格应力使得在界面处形成位错得到释放,然后在外延生长过程中又转化成了层错。6.对制备的6英寸、70μm的厚膜4H-SiC外延材料进行了有源区为67mm2,电压为6500V的二极管器件验证。研究结果表明,当正向偏置电压从0扫描到5 V时,JBS二极管表现出良好的正向特性。当正向电流达到25A时,二极管的压降小于2.89V。二极管反向漏电流达到10μA时,二极管的反向击穿电压达到7800V,击穿效率达到82%;正反向都达标的芯片占比60%。通过Pi N二极管流片,验证了少子寿命提升对Pi N二极管正向特性的改善;同时,验证了低缺陷密度（尤其是低BPD）对于改善正向电压退化现象和对器件制造合格率提升的作用。研究了外延缺陷对器件性能的影响,发现三角形、滴落物缺陷对器件的击穿电压及漏电流均有较大影响,会大大降低反向击穿电压,并且影响程度较薄外延对中低压器件的影响更加严重。在厚膜外延中必须重点进行控制。