现代社会正处于一个数字信息飞速膨胀的时代,将连续的模拟信号转化为数字信号的接口模拟-数字转换器(ADC)应用越来越广泛,复杂的应用场合对ADC性能的要求也日益提高。流水线型ADC凭借其可实现的中高速速度和中高精度分辨率,在中高速ADC应用场合使用最普遍,同时也最受广大学者和工程师的青睐。鉴于流水线型ADC功耗较大的劣势和采样保持电路消耗功率最大的特点,设计无采保的流水线型ADC已成为ADC高速低功耗应用中的迫切需求。首先,本文从流水线型ADC工作的基本原理入手,建立了流水线型ADC的数学模型,并详细分析了ADC中存在的各种误差源和相应的影响。运用Matlab软件,对一种10位500 MSPS无采保的流水线型ADC进行了行为级建模,针对级电路中存在的电容失配误差和增益误差,提出了前台校正技术和后台校正技术相结合的数字校正算法,并进行了行为级验证。行为级仿真结果显示,校正算法能够有效地提升流水线型ADC的动态范围和噪声性能,有效精度可以提升大约3Bits。然后,本文运用VHDL硬件语言,将已经通过行为级验证的校正算法,转换成可综合的RTL(寄存器)级数字电路,并运用Modelsim软件对代码进行了仿真和验证。仿真结果显示,所有的待校正的误差均存在校正过程,并且最终的校正值在合理范围之内。最后,基于0.13μm标准CMOS工艺,依据数字集成电路设计的流程,运用Design Complier和Encounter等EDA设计工具,将校正算法转换为物理可实现的数字版图,并且进行了后仿真验证。最终获得的数字版图面积为800μm*600μm,后仿真结果也符合预期的结果。