随着信号处理技术和网络技术的飞速发展，数字图像在人们生活中的应用越来越广泛。但是图像数据量的庞大，造成存储空间的浪费和传输带宽的大幅度占用。为了解决这个问题，人们对图像压缩技术的研究给予了特别关注。图像压缩技术是减小图像数据量，方便进行图像传输、存储和处理的有效手段，因此研究和实现快速、高质量的图像压缩技术对于人们生活具有重要的现实意义。 基于实际需要和压缩技术发展趋势，本文就图像压缩算法的速度和效果进行改进性研究，设计一个集图像采集、压缩、传输为一体的图像处理系统。 系统设计以DSP和CPLD为核心搭建系统处理平台，将DSP作为压缩处理器、CPLD作为图像采集控制器、CMOS视频A/D作为信源、FLASH和SRAM作为自举数据和图像数据存储器。在图像采集前端，利用DSP多通道缓冲串行口McBSP模拟12C总线对视频A/D进行初始化配置，将视频A/D输出的控制信号作为CPLD同步敏感触发信号，CPLD同步控制图像数据的奇偶分离存储，DSP数据、地址、控制总线的切换以及SRAM和FIrASH的读写控制；在图像压缩核心部分，就JPEG压缩过程中运算量最大的DCT变换进行算法结构的改进，提出一种能充分利用DSP改进哈佛结构和先进流水线技术，以及独立乘法累加单元的新计算方法，从减少系统开销的角度分析如何进行DSP汇编程序和流水线的优化，在数据头添加标记码构成通用JPEG格式文件；在图像传输模块，压缩数据通过异步串口传输到PC机，利用第三方程序解码显示。 CPLD逻辑控制图像采集全过程，通过裁减原始图像尺寸得到不同分辨率大小的图像，最大可以采集大小为720×625的图像。TMS320VC5416 DSP在160MHz频率下，一秒钟时间可对10帧左右640×480大小的图像进行压缩处理。 在MAX+plusII 10.2开发环境下利用VHDL语言编程实现基于CPLD的图像采集功能，在CCS 2.2开发平台下利用汇编和C语言混合编程实现基于DSP的图像压缩算法。 本文设计的系统硬件平台和改进图像压缩算法，可以满足较低速率条件下数字图像的压缩处理要求，在保证视觉图像效果的基础上，缩减压缩时间，大大降低数据容量。