随着集成电路工艺尺寸的减小,制造缺陷对芯片成品率的影响越来越大。成品率分析芯片是一款用于分析集成电路生产线缺陷的芯片,能够辅助分析成品率下降的原因。芯片的分析结果有助于提高芯片的成品率,一方面这些结果能够指导设计人员调整电路、版图,降低版图对制造缺陷的敏感度；另一方面该结果能够指导芯片制造企业调整生产线参数,降低制造缺陷的对芯片成品率的影响。为获取集成电路生产线更多信息,测试芯片上的测试单元数量大增,因此需要为测试单元设计外部逻辑电路,减少测试芯片外部引脚数目,同时辅助分析测试单元收集的信息。受开发平台限制,测试芯片的版图和电路图同步设计。本文根据测试芯片的设计流程,研究了测试芯片的验证方法和流程。本文主要针对成品率分析芯片后端验证的两个环节：LVS校验和版图后仿。文章的LVS方法将传统的LVS与形式验证相结合,能够解决成品率分析芯片中违反设计规则、版图和电路图不匹配等特殊结构的验证问题。文章设计的版图后仿工具能够为不同规模的测试芯片生成仿真激励,并完成仿真结果检查。本文的LVS校验和版图后仿与传统验证流程相融合,用于成品率分析芯片的设计和验证。实验结果证明,成品率分析芯片验证流程具有正确性和稳定性。