随着数字集成电路制造工艺的发展，高速系统的时钟主频达数GHz，工作电压降至1V以下，瞬态电流却飙升到几十安培，这将进一步降低电源纹波噪声的绝对容限，引起信号/电源完整性问题及电磁辐射问题，也对电源分配网络(Power Distribution Network，PDN)的设计提出了更为苛刻的要求。　　电源分配网络分析与设计的早期研究主要集中在频域，具有代表性的方法为基于频域目标阻抗的电源分配网络去耦设计方法。然而，电源分配网络的频域分析是一个统计概念下的稳态分析过程，电源分配网络应对电流激励的行为是一种短时间的瞬态响应过程。因此PDN频域设计方法忽略了PDN和电流激励的瞬态特性，将噪声看作直流电平，这会导致过度设计问题。已有相关学者提出了在时域对PDN进行分析和设计的方法，基于功率传输的电源分配网络去耦设计方法为电源分配网络去耦设计的时域研究提供了新思路，然而，相关参数不能从电容数据手册直接获取，延长了设计周期，降低了可操作性。　　针对传统的基于频域目标阻抗的去耦设计方法中存在的过度设计问题及现有的时域电源分配网络去耦设计方法中存在的可操作性差的问题，课题提出了基于最大时域瞬态噪声的去耦电容选择方法。本文首先对板级电流形式进行了分析及研究，芯片开关电流经过芯片级和封装级去耦后的电流形式可以近似为含有上升沿的阶跃电流；然后，建立了板级阶跃电流与三角脉冲之间的联系，从而利用时域瞬态阻抗及板级阶跃电流推导出最大时域瞬态噪声，并分析得到去耦时间范围及去耦时间点；另外，通过对去耦电容的时域瞬态阻抗曲线进行研究，提出了根据去耦电容的时域性质进行电容选择的方法；最后，总结出了一套完整的时域去耦方案。利用Matlab软件和ADS仿真软件验证了本文提出的去耦电容选择方案的正确性和优越性。