数字信号处理是现代信号处理系统所采用的主要方法，在现代雷达、自动控制和仪器仪表领域有着广泛的应用，同时，一些涉及苛刻环境下的关键应用和高可靠性、高安全性领域，对高性能的数字信号处理系统提出了更高的要求，促使了容错技术与数字信号处理技术的结合。可重构阵列是数字信号处理算法的一种硬件实现方式，相比其他硬件实现，可重构阵列具有功能灵活以及能够实现分布式重构等优点，其与容错技术的结合为设计高可靠性的数字信号处理系统提供了更为灵活的方法。可重构阵列的自主容错是指在不需要外部控制器进行控制的情况下，实现故障自主修复。目前可重构阵列的自主容错方法中，重布线机制不易实现，特别是在一些大规模系统中，布线拥塞和延迟现象严重，导致容错时间开销大，容错能力不高，因此目前的自修复可重构阵列仅限于简单电路的应用。本文针对目前自修复可重构阵列存在的不足，以数字信号处理为具体应用对象，对自修复可重构阵列进行结构改进，论文的主要研究工作如下：（1）在研究典型数字信号处理算法的基础上，设计可重构阵列通用的细胞单元。以目前自修复可重构阵列的结构为基础，从重配置和重布线两个方面对可重构阵列的容错重构方式进行改进，设计了基于移位寄存器的配置存储器结构和采用纯组合逻辑电路构建的重布线开关块结构。新的重构结构不仅减少了冗余资源的占用和重构过程的时间消耗，而且有效改善了可重构阵列重布线机制不灵活，容错控制复杂度随阵列规模增大而增加，难以大规模实现等问题。（2）以数字信号处理算法中常见的FIR滤波器电路作为本文设计的面向数字信号处理的自修复可重构阵列的验证实例。选择合适的FIR滤波器映射结构，仿真验证本文设计的自修复可重构阵列的功能有效性和自修复容错特性。并对本文设计的面向数字信号处理的自修复可重构阵列在容错能力、硬件资源开销和容错时间开销等方面与其他典型容错技术进行分析对比，说明本文提出的面向数字信号处理的自修复可重构阵列具有容错能力高，硬件资源开销小和容错速度快等优势。（3）设计开发物理实验平台，主要设计了可重构阵列实验电路和高速ADDA转换电路，其中可重构阵列实验电路主要由FPGA核心板级联构成，FPGA核心板的核心芯片采用Xilinx公司生产的型号为XC2S200-5PQ208C的FPGA，将设计的电路下载到可重构阵列实验电路中的FPGA核心板内，配合高速ADDA转换电路的使用验证基于面向数字信号处理的自修复可重构电路的FIR滤波及容错效果。