现场可编程门阵列(Field Programmable Gate Arrays，FPGA)以其可编程、高并行性、高集成度等优点，被广泛应用于通信、控制等领域。　　然而，随着FPGA器件日益复杂和设计规模日益庞大，FPGA的验证越来越重要。FPGA动态时序仿真是FPGA验证过程中最耗时的步骤，加快动态时序仿真速度已成为提高FPGA验证效率的发展趋势。　　本文主要研究工作如下:　　1)基于软硬件协同和加速技术的测试平台的运行速度受制于软件仿真器。通过分析波形文件格式，使用波形复用技术生成独立于仿真器的测试向量并提取结果波形文件中的结果序列与期望序列匹配，实现结果校验。　　2)分析FPGA验证流程、软硬件协同和加速技术不足之处，提出一个基于波形复用的FPGA动态时序仿真加速模型，模型包括测试向量生成、结果序列提取及校验、动态仿真加速、软硬件互补测试过程。　　3)依据波形复用的FPGA动态时序仿真加速模型，实现了波形复用的FPGA动态时序仿真加速平台ZJU-DTSA，平台支持引脚连接自动配置、可配置信号位数和频率、支持使用IP核实现被测件的上下文验证环境。