随着物联网、人工智能和云计算等新兴信息技术的发展,数据以几何倍数增加,随之要求的是几何倍数的强大算力。而现代计算机体系中,存储器和中央处理器之间的存储墙已成为制约计算机算力发展的关键瓶颈。于是众多存储计算融合方法开始涌现出来,如近存储层计算、基于非易失性器件的存内计算等。其中忆阻器凭借其能够实现逻辑运算和存储功能相融合的特性已成为实现存算一体技术的重要研究对象。而现有的逻辑综合方法大多针对CMOS（Complementary Metal Oxide Semiconductor）逻辑门,缺少面向忆阻器电路的逻辑综合方法。故本文以忆阻器蕴含逻辑（Material Implication,IMPLY/IMP）电路为对象,研究蕴含逻辑综合技术与优化方法。主要研究内容如下:1、针对如何获得小规模布尔函数的最佳蕴含逻辑网络。本文采用基于布尔可满足性（Satisfiability,SAT）的精确综合方法获取最佳蕴含逻辑网络。首先根据IMPLY逻辑运算特点得到网络中实现IMP结点功能的约束条件,然后将给定布尔函数根据约束条件编码为SAT求解器可识别的CNF（Conjunctive Normal Form）格式文件。最后发送给SAT求解器求解获得函数的最佳蕴含逻辑表达式。与以与非图（AND-Inverter Graph,AIG）为底层结构再映射为IMPLY网络的方法相比,在保证结点数不增加的情况下,本文方法使256个三输入函数中的74个函数得到了结点数更少的IMPLY网络。2、针对蕴含逻辑中的扇出问题。通过研究扇出问题在IMPLY逻辑网络中的表现方式,在上述研究基础上添加约束条件得到函数无扇出问题的IMPLY网络。由于精确综合算法的计算复杂性随着变量数的增加而增加,该方法的使用仅限于小输入函数。对于输入数较多的函数,提出预先建立无扇出逻辑库,通过分割、替换再组合得到函数的IMPLY网络。然后通过添加NOT蕴含门来解决存留的扇出问题。与利用CMOS/忆阻器混合结构解决扇出问题的方法相比,本文方法使忆阻器电路中的脉冲数和使用的忆阻器数分别优化了8.36%和10%。当同时应用结构重写优化策略,优化效果达到22.03%和33.3%。3、针对IMPLY网络中存在的冗余问题。本文利用切割重写（Cut Rewriting）和布尔代数重写（Algebraic Rewriting）对逻辑网络进行优化。切割重写是指利用分割枚举遍历结点的所有割集,选取结点割集中较优的子结构再组建网络的方法。布尔代数重写是指通过将原IMPLY逻辑网络中的子结构替换为等价且较优的子结构来实现网络优化的一种技术方法。相比于开源逻辑综合工具ABC中以AIG为底层结构再映射为IMPLY网络的方法,本文方法使得IMPLY逻辑网络中的结点数优化了3.99%,逻辑深度优化了1.7%。