利用垂直维度的异构集成是其未来的一个发展方向,三维堆叠芯片作为其代表技术,通过利用硅通孔（Through Silicon Via,TSV）实现不同功能芯片的垂直堆叠,有效减小了互连长度,提高了信号的传输效率。目前三维堆叠芯片的工作频率呈现多样化趋势,TSV作为信号传输通道的关键结构,对TSV的宽频带研究具有重要的意义。无凸点WOW堆叠作为三维集成电路的新型技术,通过极限减薄技术对晶圆进行减薄,使其在整体高度不变的情况下堆叠更多的层数,其无凸点的结构是通过小型化的TSV穿过三层介质层代替微凸点直接与下一层芯片的焊盘相连,为信号提供了高密度,低阻抗以及更短的传输路径。本文在考虑衬底涡流损耗、电流趋肤效应以及金属-绝缘体-半导体（MetalInsulator-Semiconductor,MIS）结构的影响后,结合对无凸点TSV结构的寄生参数分析,提出了RLGC寄生参数的解析表达式,并研究了TSV的耦合通道,最终完成了无凸点TSV结构的可伸缩集总参数等效电路模型的建立。通过与HFSS三维场求解器的频域仿真结果进行对比,在1-100Ghz频率范围内,两者的回波损耗S11和插入损耗S21的最大误差分别小于3%和9%。在此基础上,采用控制变量法分析了填充层厚度、介质层厚度、TSV高度、绝缘层厚度对S参数的影响,当填充层厚度随TSV高度减小时,插入损耗和回波损耗在整个频率范围都得到了改善;当衬底厚度随TSV高度减小时,由于衬底电导的增加,插入损耗增加的幅度更大。而由于无凸点TSV结构中衬底厚度的变化大于传统TSV的变化,这使得衬底寄生电容的减小与TSV寄生电感的减小对回波损耗的影响是相当的,导致回波损耗总体上没有明显变化,同时增大绝缘层厚度能够改善插入损耗,但效果不佳。本文提出的模型都能很好地反映上述的变化规律,证明了所建等效电路模型的可伸缩性。本文在考虑接触电阻、MIS效应的情况下,对所提出的无凸点TSV结构等效电路模型进行优化,并在ADS中搭建通道仿真环境对无凸点WOW堆叠技术进行了信号完整性分析。仿真结果显示,MIS效应优化了无凸点WOW堆叠结构的通道性能,这种优化在低频段较为明显;接触电阻对通道性能的影响很大,未经过低清理工艺的传输系数相比经过底清理工艺的减小了6.0554d B,且HBM2E标准下的12层堆叠结构已不能满足信号完整性的要求,因此完备的低清理工艺对无凸点WOW堆叠技术十分重要;通道性能随堆叠层数增加而减小,无凸点WOW堆叠技术在HBM2E标准下能够满足24层甚至更多层数堆叠的信号完整性要求。