论文部分内容阅读
高速数字摄像技术是研究高速流逝过程的有力手段,在航空航天、武器研究、交通等领域有着广泛的应用。现代的高速数字摄像技术是依托于高速图像传感器技术以及高速数据采集技术发展起来的。目前,CMOS图像传感器是使用较普遍的高速图像传感器,资源丰富的FPGA也成为了高速数据采集技术的主流方案。
本文基于高速CMOS图像传感器LUPA1300和高速Xilinx Virtex5系列FPGA设计了一个高速数字摄像系统。该系统从功能上可以划分为光电转换模块、时序控制以及模数转换模块、高速数据存储及传输模块。其中,光电转换模块以LUPA1300 CMOS图像传感器芯片为核心,其任务是对目标进行成像并将图像数据输出;时序控制以及模数转换模块以Virtex5 XC5VLX30T FPGA以及AD9218-2芯片为核心,完成图像传感器曝光、行列读取的时序控制,将图像传感器输出的图像信号进行高速AD转换并采用SERDES技术将其高速串行输出;高速数据存储及传输模块以Virtex5 XCSVLX50T FPGA、DDRⅡ SDRAM存储器和千兆以太网为核心,负责将高速串行的图像数据存储到DDRⅡSDRAM存储器中同时通过千兆以太网将数据传输到计算机进行图像回放及存储。在本设计中,Xilinx Virtex5系列FPGA丰富的逻辑资源和接口资源为本设计提供了很大的便利,尤其是DDRⅡ SDRAM存储器的控制程序IP核以及高速串行数据传输接口RocketI/O硬核。
本文使用Verilog HDL语言进行各个模块的功能设计,并通过ModelSim软件进行设计源文件仿真,最后使用ISE软件进行了FPGA调试。经过验证,本文设计的高速摄像系统在1280×1024的分辨率下帧频可以达到433fps,640×480分辨率下帧频可以达到1652fps;高速数据采集总线带宽可以达到2.SGbps/通道;可以连续拍摄5s。由此可见。本系统完全达到了设计要求。本文为具有自主知识产权的国产高速数字摄像系统的研究提供了有力的帮助。