低密度奇偶校验(Low-Density Parity-Check，LDPC)码是由Gallager在1962年首先提出的一种纠错码，具有逼近Shannon限的性能。LDPC码按照每个码元的取值范围可分为二进制码和多进制码，二进制LDPC码在码长较长时其性能可以超过Turbo码，但在中短码长时却显示出了性能上的缺陷，而多进制LDPC码恰恰可以弥补二进制码的这一缺陷，在中短码长时表现出优越的性能。考虑到多进制LDPC码的校验矩阵是影响其性能的最重要因素之一，因此本文主要针对多进制LDPC码的校验矩阵的构造和性能优化问题展开了研究，主要成果可概括如下:　　 为了降低基于循环子群构造的多进制准循环(Quasi-Cyclic，QC)LDPC码的编码复杂度，在具有准循环结构的校验矩阵基础上引入重复累积结构，形成一种具有特殊结构形式的多进制LDPC码，记为IRA-QC-LDPC码，IRA-QC-LDPC码的特殊结构表现在其校验矩阵由校验位矩阵和信息位矩阵两部分构成，其中构造信息位矩阵是构造IRA-QC-LDPC码的关键。构造信息位矩阵的方法除了循环子群方法，本文还提出了一种基于加法排列的方法。在基于加法排列的构造方法中会将有限域中的元素划分为两个不相交的子集，这个“不相交子集”的划分条件会导致构造出来的LDPC码的码长限制在很小的范围内。针对这一问题，本文提出了一种改进的加法排列构造方法，将加法排列构造方法中“两个集合的元素不相交”的条件放宽为“每个集合内部的元素是互不相同的”，进而放宽了对码长的限制。实验仿真证明，IRA-QC-LDPC码能够在不降低QC-LDPC码性能的条件下降低编码复杂度。　　 针对IRA-QC-LDPC码的性能优化问题，对其校验矩阵从环长方面进行了优化。虽然校验位矩阵和信息位矩阵都不存在四环，但是由校验位矩阵和信息位矩阵共同构成的校验矩阵会存在四环，本文从理论上对此作出了证明。为了消除IRA-QC-LDPC码的校验矩阵中的四环，分析了校验矩阵中构成四环的具体条件，利用阵列屏蔽技术对构成四环的相应子矩阵进行屏蔽处理，提出了一种屏蔽去环方法。最后比较了经过屏蔽处理和未经过屏蔽处理的IRA-QC-LDPC码的性能和平均迭代次数，仿真结果表明，本文提出的屏蔽方法有效地去除了校验矩阵中的四环。