目前图像分类技术已经被广泛应用,但是它的主流算法DCNN（Deep Convolution Neural Networks）参数多、计算量大,很难部署到资源有限的嵌入式平台上,限制了图像分类技术在嵌入式平台上的应用,所以研究轻量CNN（Convolution Neural Networks）很有价值。FPGA（Field Programmable Gate Arrays）适合流水并行处理且功耗非常低,可以大幅提升网络推断速度,是目前DCNN的主流加速平台。根据上述总结,本文构建了轻量级网络HW＿Shuffle Net,然后使用HLS（High Level Synthesis）开发工具设计了基于HW＿Shuffle Net的FPGA加速器系统。具体工作如下:（1）首先,对比现有的卷积神经网络,以准确率、参数量和计算量作为网络选择指标,选出了Shuffle Net网络。通过对其使用输出通道数不变增加分组、减少复用的Shuffle1基本单元和卷积步进代替池化的方法,在保证准确率的前提下,缩减了Shuffle Net网络的参数量和计算量,构建了HW＿Shuffle Net轻量级网络。（2）其次,考虑到FPGA硬件资源有限,本文采用了分块机制并使用半精度权重,在FPGA上实现了HW＿Shuffle Net网络的推断加速系统。然后针对HW＿Shuffle Net网络的特殊结构,采用流水并行架构设计、混合层设计、卷积层优化设计的方法对加速器系统进行了优化。同时借助HLS工具使用模块化与模板化设计,提高了加速器系统开发效率。将本文构建的HW＿Shuffle Net网络与Shuffle Net网络进行对比实验,前者参数量约为后者的1/6,计算量约为后者的1/5,速度约为后者的2倍,准确率却只下降不到2%。然后使用HW＿Shuffle Net网络加速器进行推断测试,处理速度比CPU（Intel Xeon E5620@2.4GHz）快约57倍、比GPU（NVIDIA Tesla K80）快近2倍,同时功耗比GPU降低了约46%。实验结果表明,HW＿Shuffle Net网络在保证推断准确率的前提下,采用网络缩减策略减小了网络体积,解决了由于FPGA资源不足而难以部署CNN网络的问题。并通过加速器优化策略,有效提升了加速器推断速度。