论文部分内容阅读
随着信息技术的高速发展，电子元器件正向高频化、微型化、集成化、模块化、多功能化以及低成本化等方向发展，特别是高频化与微型化已经成为目前先进电子元器件的基本特征。为满足片式多层元器件向高频化、微型化发展的需要，研制出能与Ag、Cu等贱金属电极共烧，并满足微型片式多层元器件制备工艺要求的纳米级微波介质陶瓷粉体具有重要意义。目前，纳米级微波介质陶瓷粉体已经得到广泛研究，但其研究主要集中在提高材料组分纯度以及优化介电性能等方面，而在纳米微波介质陶瓷粉体的降温烧结与器件制备等方面的研究较为缺乏，特别是对低温共烧纳米微波介质陶瓷粉体的研制报道极少，究其原因主要是存在以下难点：（1）微波介质陶瓷组分复杂，低温共烧陶瓷还包含各种微量助剂，致使纳米粉体的物相及组分均匀性难以控制；（2）纳米粉体在烧结后难以获得优良的介电性能；（3）不能满足片式器件的制备工艺要求，如不能配制成稳定的陶瓷料浆，或材料与金属电极反应等；（4）烧结后不易获得细小晶粒，难以满足微型超薄介质器件的制备要求。本文利用溶胶-凝胶法，通过在溶胶中引入低温烧结助剂先驱体，克服低温共烧纳米微波介质陶瓷粉体的制备难点，获得组分均匀、物相可控、烧结温度低于900℃的（Ca，Mg）SiO3-CaTiO3系纳米微波介质陶瓷粉体；优化凝胶煅烧工艺条件，控制粉体物相与粒径来提高陶瓷的介电性能；通过凝胶包裹、稀土元素掺杂、物相调整，以及烧结工艺优化等手段来细化烧结后的陶瓷晶粒。在此基础上，对低温共烧纳米微波陶瓷粉体的应用技术展开研究，研制出厚度小于10μm、能与银电极共烧的超薄流延陶瓷膜片，为微型片式多层微波元器件的产业化奠定基础。本文主要研究成果如下：（一）首次研究了（Ca，Mg）SiO3与CaTiO3系的溶胶-凝胶工艺条件，揭示了溶胶系统的凝胶化机理，建立了干凝胶在煅烧过程中的晶相形成与晶粒长大模型。通过系统研究溶胶-凝胶工艺中各因素对煅烧后粉体形貌的影响，获得具有良好分散性纳米粉体的临界工艺条件，系统研究了纳米粉体的烧结特性及介电性能。（1）（Ca，Mg）SiO3溶胶系统和CaTiO3溶胶系统的凝胶化过程分别通过正硅酸乙酯与钛酸丁酯的水解聚合完成，钙、镁等离子未参与凝胶网络的形成，而是被均匀“冻结”在凝胶网络中。（2）（Ca，Mg）SiO3成胶的最佳条件：先驱体浓度0.8mol／l，pH值4.5，[H2O]／[Si]比4／1，反应温度60℃，2wt％油酸作为分散剂。CaTiO3成胶的最佳条件：先驱体浓度0.8mol／1，pH值2，反应温度60℃，2wt％的PEG400作为分散剂。（3）（Ca，Mg）SiO3凝胶在煅烧过程中的晶相形成与晶粒长大机制为：煅烧温度低于800℃时，主要发生硅氧硅键的断裂，晶相形成量少，粉体粒径随着温度的升高而减小；煅烧温度超过900℃后，晶相大量形成，粉体粒径随着温度的升高而逐渐增大。（4）Mg2+在CaSiO3中的固溶极限不超过0.2，随着Mg2+取代量的增加，陶瓷主晶相由CaSiO3相向CaMgSi2O6相转变；Mg2+取代量为0.3时，烧结后形成CaSiO3与CaMgSi2O6的混合相，混合相的存在克服了单相陶瓷易成片长大的缺点，明显改善了陶瓷的烧结特性与介电性能，在1320℃烧结后获得介电性能：εr=6.62，Q×f=36962GHz。（5）800℃煅烧凝胶可获得窄分布、粒径60～70nm的单相CaTiO3粉体，在1250℃即可实现致密烧结，烧结温度比微米级粉体降低约100℃，且Q×f值有大幅度提高。1250℃烧结后陶瓷的介电性能为：εr=171，Q×f=4239GHz，τf=+768ppm／℃。（二）（Ca，Mg）SiO3溶胶中引入锂钒烧结助剂先驱体，实现助剂先驱体与基体材料先驱体的分子级混合，制得具有良好烧结特性与介电性能的低温烧结纳米微波介质陶瓷粉体，探索出一条制备低温共烧纳米介质陶瓷粉体的技术路线。（1）(Ca0.7Mg0.3)SiO3溶胶中引入锂钒低温烧结助剂先驱体，凝胶在700℃煅烧后即可获得粒径60～80nm，相组成为CaSiO3、CaMgSi2O6、Ca2MgSi2O7的陶瓷粉体，晶相合成温度降低了300℃以上，解决了钙镁硅晶相需要经高温煅烧才能合成的难题。将上述合成的粉体简记为低温烧结(Ca0.7Mg0.3)SiO3粉体。（2）通过对不同温度煅烧后低温烧结(Ca0.7Mg0.3)SiO3陶瓷粉体烧结行为的研究发现，采用常规烧结法时，粒径过小或过大的粉体均不利于陶瓷的致密烧结，适宜的粒径为80～100nm，在890℃能实现致密烧结，其介电性能为：εr=6.96，Q×f=23645GHz，τf=-75.10ppm／℃。（3）溶胶中引入锂钒助剂先驱体的(Ca0.7Mg0.3)SiO3粉体在烧结过程中，助剂与基体材料发生反应生成了微量的Ca3LiMgV3O12与Li2SiO3新相，致使烧结助剂对基体材料发挥了最佳的润湿效果，起到了良好的降温烧结作用。（4）CaTiO3陶瓷能有效调节低温烧结(Ca0.7Mg0.3)SiO3纳米微波介质陶瓷的频率温度系数，添加12wt％的纳米CaTiO3粉体，890℃烧结后获得优良的介电性能：εr=9.42，Q×f=15767GHz，τf=+2.3ppm／℃。（三）揭示了溶胶包裹、稀土元素掺杂、物相调整，以及烧结工艺优化等对低温烧结（Ca，Mg）SiO3-CaTiO3纳米粉体在烧结后晶粒大小的影响规律，解决了（Ca，Mg）SiO3-CaTiO3陶瓷晶粒难以细化的难题，为低温共烧微波介质陶瓷的晶粒细化提供了新的思路和途径。（1）利用CaTiO3凝胶对低温烧结(Ca0.7Mg0.3)SiO3粉体进行包裹，阻隔粗大晶粒CaSiO3相粉体颗粒间的接触，虽然能有效提高陶瓷的体积密度及介电性能，但对细化陶瓷晶粒效果不甚理想。（2）稀土元素的掺杂，恶化了陶瓷的介电性能，对细化（Ca，Mg）SiO3-CaTiO3陶瓷晶粒的作用有限。（3）通过调整物相组分，避免烧结后陶瓷中粗大晶粒CaSiO3相的生成，达到有效细化陶瓷晶粒的目的。当调节基体材料组分为(Ca0.5Mg0.5)SiO3-12wt％CaTiO3时，在890℃烧结后获得良好的介电性能：εr=9.74，Q×f=16433GHz，τf=-2.78ppm／℃；陶瓷主晶相为CaMgSi2O6与CaTiO3相，平均粒径为0.6μm。（4）低温烧结纳米(Ca0.5Mg0.5)SiO3-CaTiO3粉体在890℃烧结0.5h，再在850℃长时间保温，能在有效阻止陶瓷晶粒长大的基础上提高其介电性能。（四）通过对纳米粉体分散行为、陶瓷流延料浆配制、陶瓷膜片与银电极共烧等的研究，研制出厚度小于10μm的流延陶瓷膜片，适用于微型片式多层微波元器件的产业化生产，对促进片式多层微波元器件的微型化具有重要意义。（1）非离子型分散剂与有机酸阴离子型分散剂对低温共烧（Ca，Mg）SiO3-CaTiO3纳米粉体的分散作用有限，AB001离子型分散剂由于对纳米粉体有着良好的空间位阻与静电排斥作用，当添加量为0.5wt％时即能有效分散低温共烧（Ca，Mg）SiO3-CaTiO3纳米粉体。（2）利用正交实验，优化低温共烧（Ca，Mg）SiO3-CaTiO3陶瓷流延料浆配方。当分散剂、溶剂、粘合剂、增塑剂等含量分别按陶瓷粉体的1.5wt％、70wt％、65wt％、4wt％添加时，陶瓷料浆具有良好的成膜性能，经过流延后获得厚度为9.8μm的超薄陶瓷膜片。（3）低温共烧（Ca，Mg）SiO3-CaTiO3陶瓷膜片与内电极银浆在890℃共烧研究表明：陶瓷与银电极结合紧密，界面无分层现象，陶瓷膜片与内电极银浆具有良好的工艺匹配性，适用于微型片式多层微波元器件的制备。