蓝牙技术是一种短距离无线通信技术。其实质就是使不同厂家生产的移动电话、 便携式电脑以及各种便携式通信设备的主机之间在在没有电线或电缆相互连接的情况 下，也能在近距离范围内具有互用、相互操作的性能，实现无缝的资源共享。 本论文的研究目的就是完成蓝牙基带芯片硬件(PLD)。研究内容包括： (1)在仔细研究蓝牙技术标准特别是基带部分后，构建了基带处理器的结构，进而 规划了基带处理器的各硬件功能模块，包括包括数据打包、接入码的生成、传输的差 错控制编码/译码、扰码/解扰、频率跳变、时钟同步、包同步等功能模块，并定义了基 带寄存器组。 (2)对蓝牙基带的各硬件模块采用状态机的描述方式，且对状态机的描述风格进行 了讨论。最后通过对RTL级VHDL描述的硬件模块进行仿真，得到的仿真波形的结果 与蓝牙技术标准提供的样本数据相比对，并验证了各功能模块的正确性。 (3)对蓝牙接收系统的时钟同步和包同步的原理及实现方法进行了深入的分析研 究。在充分考虑了结构和算法及硬件实现复杂程度的基础上，采用迟早门来实现时间 同步，采用相关器来实现包同步，并对迟早门及相关器的结构和算法进行了深入的分 析和研究。最后的实验结果表明对迟早门和相关器的设计是正确的。 (4)对频率跳变选择硬件模块的排序操作和蝶形操作原理及其实现进行了研究。由 于VHDL语言中的模(mod)运算符不能进行逻辑综合，所以分别对79跳变系统的模32 和模79，23跳变系统的模16和模23的算法进行了研究。最后仍通过对频率跳变选择 的RTL级VHDL硬件模块的仿真波形与蓝牙技术标准提供的样本数据相比对验证了其 正确性。 (5)低功耗的蓝牙基带芯片的设计方法研究。这也是本课题的重要研究内容之一。 首先分析了芯片功耗(包括静态功耗和动态功耗)产生的原因，且由于动态功耗占总功耗 的绝大部分，因此在讨论降低静态功耗的同时，主要对降低芯片动态功耗的设计方法 进行了研究。 (6)蓝牙基带芯片作为典型的系统芯片，因此首先对系统芯片的设计方法作了探 讨，并同时对FPGA的设计方法进行了研究，在此基础上完成了蓝牙基带芯片硬件模 块的RTL级VHDL描述。最后利用Altera公司的Quartus II逻辑综合工具对蓝牙基带 芯片的VHDL硬件模块进行逻辑综合，并利用Nios开发板将综合后生成的可下载到 PLD的文件集成到Altera的可编程芯片APEX EP20K200E中，同时下载本课题组已编 制的蓝牙低层通信协议软件，完成了蓝牙基带芯片的FPGA实现。通过Nios开发板的 测试，取得了良好的实验效果。 目前已拥有具有自主知识产权的蓝牙基带芯片硬件(PLD)和软件，且正在进行 ASIC实现的工作。