OTP存储器给用户提供了一定的空间进行数据和信息的自由配置,而且只能进行一次可编程,其具有较高的可靠性,极强的稳定性和抗辐照的能力,被广泛地运用于密钥保存、嵌入式存储及军事、航天等领域。本文基于CMOS 0.18μm制造工艺,设计并实现了一款具有256Kbits的大容量高密度OTP存储器。根据理论分析与测试,论文提出了一种可靠性高、可行性强的OTP存储单元设计方案。确定了OTP存储器外围电路的设计方案,对实现存储器工作性能的主要电路模块进行了详细介绍,并通过分析与仿真相结合的方式证实其功能的正确性。存储器的数据宽度为8bit,共有15个地址信号,3个使能控制信号,8个数据输入输出端口,2个电源地信号输入端。其中地址信号采用分级译码的方式对存储单元进行寻址访问,具有较高的驱动能力,提高了地址选择的准确性;存储器的编程电压来自外部电源,主要采用两级电荷泵结构对编程高压进行控制和传递,使芯片内部的高压信号有控制性的进行编程,避免对常压电路产生干扰;数据读取电路中最主要的是灵敏放大器与DICE锁存电路两个模块,分别控制存储单元数据的采样和数据在传输过程中的锁存,确保数据从芯片内部读出的正确性。以上电路的逻辑功能均经过Spectre仿真得到验证。大容量OTP存储器最终以版图形式实现,设计中考虑了存储阵列、外围电路及I/O PAD的布局布图,电源地线的规划,确定走线方式。版图的设计中除了根据电路设计确定器件的尺寸与连接关系外,必须以提高版图的质量为宗旨,考虑存在的可制造性设计的问题,优化版图面积,提高芯片制造率。本文介绍了存储器中主要模块的版图结构,并指出设计值得关注的特殊点。对设计的版图使用Calibre进行了物理验证,确定其满足DRC和LVS检测,并提取了寄生参数,将器件的参数具体化准确化,以最接近实际的方式模拟存储器数据的写入和读取过程,后仿真结果与前仿真基本一致。最后对流片成功后的芯片进行了封装及测试,对其存储容量及工作性能进行实物测试。测试结果表明本文成功设计并实现了一款256Kbits大容量的OTP存储器芯片。