论文部分内容阅读
SubBytes交换是AES算法中唯一的非线性变换，也是硬件实现模块中的关键部分。文章在研究有限域GF（2g）与其复合域GF（（2^4）^2）变换的基础上，采用组合逻辑替代RAM查表的方法实现SubBytes变换，并在其内部实现了三级流水线。在AhemEP20KE系列的FPGA上进行了综合仿真验证，基于此高速SubBytes变换实现方法所设计的AES-128模块在ECB模式下的理论最大加密处理速度达到了12Gbps。