论文部分内容阅读
VerilogHDL是用于逻辑设计的硬件描述语言，并且已成为IEEE标准。《VerilogHDL程序设计》课程是电子类及计算机工程类学生的重要课程，不仅可以使同学们对数字电路设计技术有更进一步的了解，而且可以为以后学习高级的行为综合、物理综合、IP设计和复杂系统设计和验证打下坚实的基础。针对《VerilogHDL程序设计》课程教学中存在的问题，提出了适合该课程的教学方法。