CMOS门电路电磁信息泄漏评估

来源 :微电子学与计算机 | 被引量 : 0次 | 上传用户:baronsong2009
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
通过将CMOS工艺中的导线转化为电偶极子模型,提出了一种对CMOS工艺的门电路进行电磁信息泄漏评估的方法.仿真实验采用TSMC0.18μm工艺,实现了基于单轨逻辑以及SABL双轨逻辑的与非门,并用提出的评估方法对门电路的电磁信息泄漏进行评估.仿真结果表明,该评估方法能够对CMOS门电路的电磁信息泄漏程度进行量化评估,同时还表明了双轨门电路电磁信息泄漏弱于单轨门电路.
其他文献
通过仿真的方式,分析不同汇聚程度下的流媒体业务时延特性和汇聚流量自相似特征变化情况.实验结果显示:流媒体流量科学汇聚能够明显改善节点处理时延,同时随着汇聚规模的增大
基于扫描链技术的SoC芯片测试可产生比正常使用模式下更大的功耗,这将会对器件可靠性产生不利影响,故在测试时需要将芯片测试功耗控制在允许峰值功耗之下.文中采用蚁群优化思
当你走进河南省驻马店市正阳县邮政局新建街邮政储蓄营业班宽敞明亮的邮储营业服务大厅时,你会看到一列列整齐排列的工作台席,一张张面带微笑的脸庞,伴随着清脆悦耳的应答声