论文部分内容阅读
Verilog HDL广泛应用于数字电路设计,但在实际电路设计过程中也存在一些问题.主要对语句执行顺序和建模问题进行分析讨论,在建模问题中较详细地讨论了十六位乘法器建模、行为描述建模、状态建模和30s建模.在此基础上,指出了解决这两个重要问题的关键是明白设计要求,看清电路自身特点,抓住问题的关键点.此研究为今后用Verilog HDL设计数字电路的工作提供了一定借鉴.