论文部分内容阅读
针对CMOS电路的功耗来源提出了一种低功耗综合流程．这种综合流程在不改变原有电路设计的前提下同时采用了门控时钟、操作数隔离和门级功率优化来降低功耗．对一个PTC（PWM／Timer／Counter）控制器的仿真表明，这种流程可以降低电路功耗57％，与仅使用门控时钟的流程相比可以进一步降低电路功耗21％．