论文部分内容阅读
对电源供电的需求，在功耗1W的智能手机处理器和200W级别的高性能服务器处理器上同样存在，甚至对功耗高达15kW的处理器也是如此。为了保证处理器能够运行在设计频率下并发挥正常性能，现代处理器中的每个晶体管和相关电路都需要运行在合适的电压下。如果电压太低，那么處理器的速度就会降低，数据计算可能会出错，这会影响处理器的稳定性，甚至出现故障。
由于硅的特性，在现有工艺下处理器大多工作在1V左右的电压下。如果采用FinFET或者其他先进技术的处理器，额定电压范围一般在650mV～1.2V之间。创新的电路设计可以使用接近晶体管阈值电压的电源电压，英特尔近期产品采用的阈值电压证明了这一点。一个非常重要的技术特性是：开关电路（比如处理器）的功耗与电压的平方成正比，因此降低电压对提升能耗比效率非常关键。这会导致一个两难的情况：电压需要足够高以避免出错，但是又不能太高，这样会导致功耗无法控制。
另外在1V左右的电压下，如何处理如此巨大的电流也是一个难题。目前高端服务器处理器的功耗在200W左右，这意味着处理器和相关配套电路需接受200A的电流才能正常工作。当然对现代处理器而言，由于不同的电压域和电源域的存在，实际情况还要复杂很多。但有一个数据是非常明确的，就是在功耗基本不变的情况下，降低电压意味着增大电流。如果将200W处理器的工作电压降低至0.75V，那么相应的工作电流则会提升至267A。不仅如此，对一些规模更大的芯片比如GPU而言，其TD P功耗更高，可达450W～600W，因此其电流数值更为夸张。
在传输电能时，一般会使用较高的电压和较低的电流，这是因为较低的电流可以降低线路电阻的损耗，这也在很大程度上降低了成本以及电阻带来的热量。电阻热损失和电流的平方成正比，因此增加电压减少电流会降低电阻热损失，这也是目前高压输电和特高压输电的原理之一。一些大型数据中心在服务器内部的电压是12V，只有一些新的数据中心使用48V传输电能以提高效率，尤其是那些功耗非常高的产品。
上述所有因素形成了现代处理器供电所需要面临的综合问题：在整个系统中既要以较高电压运输电能以维持较高的传输效率，还需要转换至一个较低且又不那么低的电压并保持稳定，以维持处理器计算的稳定和可靠。由于各种物理条件限制，人们不得不在狭窄的区域内辗转腾挪，以获取最好的供电效果。
处理器所需要的供电网络
对于处理器来说，供电所需要的网络是一个完整的系统，从主电源开始一直延伸至处理器的供电模块，最终抵达每个需要执行计算的晶体管。对台式机而言，这个转换过程是从110V或者220V的交流电转换为12V的直流电，电流将从主板的电源接口分配至所有部件。对手机或者笔记本电脑而言，情况比较复杂，比如这些设备往往会使用3.7V的直流输出，因此不存在交流到直流的转换，只是电压的提升（或者降低）。但考虑到电流在12V时最高可达20A～30A，因此这里的直流降压效率相比从高压的交流电转换至直流电要低一些。
对于标准处理器而言，电压调节模块（VRM）的转换电压约为1V。V R M一般被放置在靠近处理器的地方，这样电源传输大多使用的是主板上的12V信号，较高的电压会降低损耗。1V电源在主板上只传输很短的距离，从主板上处理器电源转换模块出发，通过处理器接口的一组凸点（或者处理器上的针脚）进入处理器本身。处理器包含一个从凸点伸出的电源网，并使用各种金属互联层向处理器上的晶体管输送电源。主板电压调节器的速度相当慢，工作频率在1M H z左右，这意味着V R M只能每微秒调整一次输出电压。
基于英特尔的系统遵循同样的原则，但在电力输送方面多了一个特殊的处理阶段。这就是英特尔在很多处理器中集成的FI VR或全集成电压调节器。FIVR或者类似功能的部件被集成在处理器内部，并向不同块的几十个电源轨提供电能。从Haswell开始，大多数服务器处理器都使用了FIVR，同期的Haswell和Broadwell客户端处理器也同样开始使用FIVR，直到前不久的Ice Lake和Tiger Lake。在这些系统中，主板VRM将12V（或48V）信号转换为约1.8V，从V R M传输，穿过主板、插座和处理器引脚，进入FIVR。FIVR负责电源转换的最后阶段，最终将电压从1.8V左右降至1V左右，这取决于特定模块的电源轨的参数。值得注意的是，Skylake和其衍生处理器产品不使用FIVR。
FIVR有一个显著的优点，从主板V R M输送到处理器的电压大约是传统系统的两倍。使用更高的电压可以在相同功耗下使电流降低至之前的一半，这不但可以减少电源引脚的数量，还能够在一定程度上提高效率。缺点是电压转换从来都不是100%有效的，即使FIVR效率再高，它的电压降低也会带来一些功耗损失和额外的热能。在这里，降低电能传输损失和降低电能转换损失之间存在一个平衡点，这在很大程度上取决于具体的情况。对于功率较高的处理器来说，由于电流需求巨大，因此降低电能传输损失带来的能源节省更为明显，反之则降低电能转换损失更为重要。此外，由于集成在C P U中并采用较高级的工艺，FIVR的速度非常快—它的工作频率为140M H z，比主板的VRM快两个数量级。
还不够快的供电电路
FI VR采用如此高的频率运作，其背后的原因是现代处理器电源传输所面临的最大挑战，那就是传统专注于稳态功率和热特性（如TDP）的功耗、电源工作思路，很大程度上低估了电源传输问题的严重性。举例来说，现代处理器是动态的，它们的行为会根据工作负载而改变。当单个晶体管开关时，它需要相对较小的电流。然而，如果许多晶体管同时开关，总的电流消耗会变得很大，并在片上电源上产生噪音。在CPU或GPU这样大规模、高频率芯片中，晶体管的开关数量在不同周期中会有很大变化。当CPU内核开始执行AVX512乘积运算时，其耗电量要比简单执行整数运算大得多。同样，动态电压和频率调整系统（DVFS）将根据工作负载或操作条件的变化，即时改变处理器频率和电压。这些突然出现的电流峰值会导致电压暂时下降。 有两个例子有助于说明这一挑战。大多数数据中心都为效率和高利用率进行了优化，这意味着数据中心的处理器的C P U利用率为40%～60%，突发情况下甚至更高。按理来说，英特尔至强处理器的T D P功耗为205W，这意味着处理器在主要电压轨上的最大电流消耗为273.75A，但是在封装层面上，该处理器的峰值功耗高达413W，这是TDP功耗的2倍還多。
普通消费级处理器则又不一样，尤其是用于笔记本电脑和智能手机的处理器产品，几乎是完全不同的应用场景，在处理上甚至更为麻烦。它们通常针对非常突发的行为进行优化，必须在短时间内提供最大的性能（如加载网页），而在空闲时（如等待用户输入）几乎不耗电。在CPU利用率为40%～60%的情况下，笔记本电脑的电池寿命会非常短。但是在实际使用中，整个处理器可能90%的时间都处于空闲状态。总的结果是，客户端处理器在TDP和最大功率及电流消耗之间的差异更大。最近的Ice Lake U系列和Y系列处理器的额定TDP为15W和9W，为了提供更大的性能，系统供应商可以将TDP分别配置到25W和12W。然而，CPU和GPU的最大额定电流大幅提高，分别高达70A和49A，这还不包括内存控制器和系统代理的功率。这意味着处理器有机会提升功耗至额定TDP的5～8倍，比数据中心的产品的2倍还要更高。
如此宽的电流供求范围带来了针对电压调节器设计的巨大挑战。先不说针对电流方面的内容，先来看看有关供电响应时间方面。目前无论是主板VRM还是英特尔的FIVR，其供电的改变的速度，都比处理器内部由于任务改变引发的开关活动带来的瞬时电流的尖峰抵达速度慢得多。
举例来说，Haswell FIVR可以在大约0.32微秒内将一个电源轨（例如，到一个核心）从0V升到0.8V。然而，对于一个主频3G H z的处理器来说，这相当于大约1000个时钟周期。较慢的传统V R M能以每微秒以10～25mV的速度提高电压，从0V到0.8V的类似斜率需要大约100倍的时间，或者大约十万个时钟周期—如此长的周期，如果正常供电的话，处理器可能早就计算完成了，或者在没有适当的设计的情况下，瞬时尖峰供电将导致严重的电压下降，甚至断电。从现实来类比的话，这个概念上类似于老式的、供电设计不足的学生宿舍，只要有人使用诸如热水器、电吹风这种相对大功率电气时，整个宿舍的灯都会变暗，甚至部分电气设备会跳闸、线路也有过热引发火灾的风险，因此学校往往对宿舍使用违禁电器的行为采取严格的控制态度。
顺便提一下，Sk yl a ke架构的消费级处理器和A M D大部分处理器产品，都使用了一个片上的电压压降（LDO）调节器，其速度也非常快。然而，LDO作为一个可变强度的电阻，只降低电压到一个电源轨。由于LDO通过电阻工作，它们对于较大的电压变化（例如，>10%的电压降低）往往效率不高。
如前所述，如果一个处理器工作在3GHz，而电压突然下降，那么晶体管可能不再正常工作，所以要么电压必须保持不变，要么频率必须下降。在实践中，大多数公司采用了几种技术的组合。例如，A M D开发了一种自适应时钟技术，在一些电压下降时降低频率，以应对这种瞬时电流需求的出现，并确保系统在随后以全速工作而不至于出现故障。
去耦电容的“神威”：平稳电压、输送电能
从上文内容来看，为了解决几乎瞬时的瞬时电流尖峰与电压调节器的延迟之间的不匹配问题，人们采用的办法就是使用大量的去耦或旁路电容器。
这些去耦电容的特点在于，可以在不需要那么多电能时储存能量，然后在电能需求发生巨大变化、供电模块又没有快速跟上时释放能量来维持电能并尽可能减小压降的出现，以确保在稳压器刚刚开始响应时有一个稳定的电压。由于去耦电容的独特特性，因此整个供电系统在电力输送网络的每一步都包括去耦电容（或去耦器）。主板通常在许多地方使用了电容器，尤其是插座周围。处理器封装也包括去耦电容，通常是在边缘和底面。最后，处理器还使用了各种片上电容，这些电容最接近有源电路，对瞬变的反应速度最快。
片上电容器有各种不同的类型。一般来说，最简单也是最常见的片上电容类型采用普通的晶体管制造，有时也称为MOSFET电容。这类电容可以很容易地插入标准单元中，也可以布置到非常接近预计会有高开关需求的关键区域。由于分接点靠近活动开关，它们可以很容易地吸收电能并迅速提供额外的电流。
此外，使用自动化工具设计的芯片往往会有留白，或者由于工具的不完善性和将不同形状的块放在一起的限制而造成的空白区域。用去耦电容来填补空白是一种相当普遍的技术，因为它可以在任何地方放置。虽然MOSFET电容器在任何数字工艺技术中都可以使用，而且很容易放置，但它们不是理想的电容器。像任何其他晶体管一样，MOSFE T电容器会漏电，而且在芯片上非常拥挤的地方安置它们也是一种挑战。另一种方法是修改工艺技术，创造更专门的结构，如“金属-绝缘体-金属”（MIM）电容器，或者“金属-氧化物-金属”（MOM）电容器，或深槽电容器。
M I M电容器是由两个平行的金属层组成，在金属层之间夹着一层绝缘的高k电介质，从而形成了基本的电容形态。英特尔的22纳米工艺系列包括两种不同类型的M I M电容器。第一种类型的M I M电容器用于e D R A M中的存储单元，在较低的M2～M4金属层中形成。第二种是英特尔的22FFL工艺的特色，使用极厚的4μm顶层的平行金属层来实现。当然，英特尔的这种设计并不是独一无二的，其他厂商的也会使用MIM电容器来加强供电，例如，A M D在Z e nCCX中采用了上层MIM电容，用于去耦以减少电压下降。MIM电容器通常优于MOSFET去耦，但由于它们在上层金属中距离较远，而且额外的形成步骤会增加制造成本，因此使用中也被一些条件所约束。M O M电容器使用平行金属线相同的设计理念，但结构旋转了90度。金属线在两个相邻的垂直金属层（如M3和M4）内水平形成，层间的氧化介质充当绝缘体，也可以形成电容的结构从而产生作用。
最后再来看看深沟槽电容器。这种电容器在逻辑工艺中相当少见，因为蚀刻出高纵横比的沟槽的成本相当高。I B M从32纳米S OI逻辑工艺开始，一直到14纳米SOI工艺都在使用深沟槽电容器。I B M的深沟槽电容器被用于大型e D R AM阵列，该阵列用于P O W E R和Z微架构处理器的各种L2、L3和L4缓存，此外还被用作去耦电容。例如IBM声称他们能够消除32纳米I B M大型机z12处理器中的所有封装电容转而全部使用片上深沟槽电容器。台积电也展示过有关深沟槽电容器的技术，在I E D M2019上，台积电发布了在硅插板中制作的深沟槽电容器，整体实现更为简单和使用，成本也不会太高。不过，台积电的做法使得深沟槽电容器不像I B M的片上解决方案那样接近有源逻辑，因此不能完全取代片上去耦电容器。
平衡性能、效率和成本的供电设计
总结一下系统供电所遇到的挑战。首先，高性能处理器的电源传输在理想情况下是在高电压下运行，以提高传输效率，但最终为实现处理器的CMOS逻辑提供一个低而稳定的电源电压。从交流到直流以及从高压到低压的电源转换应尽可能高效。
其次，处理器所需的电流随着指令的混合或DVFS系统等动态条件不断变化。为了缓冲并减少电源噪音，从主板到处理器本身几乎每一级电源传输网络中都使用了去耦电容。更快、更灵敏的电源传输网络需要更少的去耦电容。处理器本身有许多片上电容选项，最简单的是使用普通的晶体管，这种晶体管很容易放置，可以在任何工艺技术上使用，但效率相当低。然而，许多半导体制造商也提供采用特殊工艺技术或电路设计制造的高级电容器，如金属层中的MIM电容器，以及较少见的硅或插板衬底中的深沟槽电容器来解决问题。
当然无论怎样解决供电问题，在电路设计中人们必须考虑这些变量，包括但不限于工艺技术、去耦电容、DVFS系统等。现代处理器的设计必须综合考虑这些因素，以提供最佳的性能、效率和成本，从而在电源方面使得产品成熟和可靠。
由于硅的特性，在现有工艺下处理器大多工作在1V左右的电压下。如果采用FinFET或者其他先进技术的处理器，额定电压范围一般在650mV～1.2V之间。创新的电路设计可以使用接近晶体管阈值电压的电源电压，英特尔近期产品采用的阈值电压证明了这一点。一个非常重要的技术特性是：开关电路（比如处理器）的功耗与电压的平方成正比，因此降低电压对提升能耗比效率非常关键。这会导致一个两难的情况：电压需要足够高以避免出错，但是又不能太高，这样会导致功耗无法控制。
另外在1V左右的电压下，如何处理如此巨大的电流也是一个难题。目前高端服务器处理器的功耗在200W左右，这意味着处理器和相关配套电路需接受200A的电流才能正常工作。当然对现代处理器而言，由于不同的电压域和电源域的存在，实际情况还要复杂很多。但有一个数据是非常明确的，就是在功耗基本不变的情况下，降低电压意味着增大电流。如果将200W处理器的工作电压降低至0.75V，那么相应的工作电流则会提升至267A。不仅如此，对一些规模更大的芯片比如GPU而言，其TD P功耗更高，可达450W～600W，因此其电流数值更为夸张。
在传输电能时，一般会使用较高的电压和较低的电流，这是因为较低的电流可以降低线路电阻的损耗，这也在很大程度上降低了成本以及电阻带来的热量。电阻热损失和电流的平方成正比，因此增加电压减少电流会降低电阻热损失，这也是目前高压输电和特高压输电的原理之一。一些大型数据中心在服务器内部的电压是12V，只有一些新的数据中心使用48V传输电能以提高效率，尤其是那些功耗非常高的产品。
上述所有因素形成了现代处理器供电所需要面临的综合问题：在整个系统中既要以较高电压运输电能以维持较高的传输效率，还需要转换至一个较低且又不那么低的电压并保持稳定，以维持处理器计算的稳定和可靠。由于各种物理条件限制，人们不得不在狭窄的区域内辗转腾挪，以获取最好的供电效果。
处理器所需要的供电网络
对于处理器来说，供电所需要的网络是一个完整的系统，从主电源开始一直延伸至处理器的供电模块，最终抵达每个需要执行计算的晶体管。对台式机而言，这个转换过程是从110V或者220V的交流电转换为12V的直流电，电流将从主板的电源接口分配至所有部件。对手机或者笔记本电脑而言，情况比较复杂，比如这些设备往往会使用3.7V的直流输出，因此不存在交流到直流的转换，只是电压的提升（或者降低）。但考虑到电流在12V时最高可达20A～30A，因此这里的直流降压效率相比从高压的交流电转换至直流电要低一些。
对于标准处理器而言，电压调节模块（VRM）的转换电压约为1V。V R M一般被放置在靠近处理器的地方，这样电源传输大多使用的是主板上的12V信号，较高的电压会降低损耗。1V电源在主板上只传输很短的距离，从主板上处理器电源转换模块出发，通过处理器接口的一组凸点（或者处理器上的针脚）进入处理器本身。处理器包含一个从凸点伸出的电源网，并使用各种金属互联层向处理器上的晶体管输送电源。主板电压调节器的速度相当慢，工作频率在1M H z左右，这意味着V R M只能每微秒调整一次输出电压。
基于英特尔的系统遵循同样的原则，但在电力输送方面多了一个特殊的处理阶段。这就是英特尔在很多处理器中集成的FI VR或全集成电压调节器。FIVR或者类似功能的部件被集成在处理器内部，并向不同块的几十个电源轨提供电能。从Haswell开始，大多数服务器处理器都使用了FIVR，同期的Haswell和Broadwell客户端处理器也同样开始使用FIVR，直到前不久的Ice Lake和Tiger Lake。在这些系统中，主板VRM将12V（或48V）信号转换为约1.8V，从V R M传输，穿过主板、插座和处理器引脚，进入FIVR。FIVR负责电源转换的最后阶段，最终将电压从1.8V左右降至1V左右，这取决于特定模块的电源轨的参数。值得注意的是，Skylake和其衍生处理器产品不使用FIVR。
FIVR有一个显著的优点，从主板V R M输送到处理器的电压大约是传统系统的两倍。使用更高的电压可以在相同功耗下使电流降低至之前的一半，这不但可以减少电源引脚的数量，还能够在一定程度上提高效率。缺点是电压转换从来都不是100%有效的，即使FIVR效率再高，它的电压降低也会带来一些功耗损失和额外的热能。在这里，降低电能传输损失和降低电能转换损失之间存在一个平衡点，这在很大程度上取决于具体的情况。对于功率较高的处理器来说，由于电流需求巨大，因此降低电能传输损失带来的能源节省更为明显，反之则降低电能转换损失更为重要。此外，由于集成在C P U中并采用较高级的工艺，FIVR的速度非常快—它的工作频率为140M H z，比主板的VRM快两个数量级。
还不够快的供电电路
FI VR采用如此高的频率运作，其背后的原因是现代处理器电源传输所面临的最大挑战，那就是传统专注于稳态功率和热特性（如TDP）的功耗、电源工作思路，很大程度上低估了电源传输问题的严重性。举例来说，现代处理器是动态的，它们的行为会根据工作负载而改变。当单个晶体管开关时，它需要相对较小的电流。然而，如果许多晶体管同时开关，总的电流消耗会变得很大，并在片上电源上产生噪音。在CPU或GPU这样大规模、高频率芯片中，晶体管的开关数量在不同周期中会有很大变化。当CPU内核开始执行AVX512乘积运算时，其耗电量要比简单执行整数运算大得多。同样，动态电压和频率调整系统（DVFS）将根据工作负载或操作条件的变化，即时改变处理器频率和电压。这些突然出现的电流峰值会导致电压暂时下降。 有两个例子有助于说明这一挑战。大多数数据中心都为效率和高利用率进行了优化，这意味着数据中心的处理器的C P U利用率为40%～60%，突发情况下甚至更高。按理来说，英特尔至强处理器的T D P功耗为205W，这意味着处理器在主要电压轨上的最大电流消耗为273.75A，但是在封装层面上，该处理器的峰值功耗高达413W，这是TDP功耗的2倍還多。
普通消费级处理器则又不一样，尤其是用于笔记本电脑和智能手机的处理器产品，几乎是完全不同的应用场景，在处理上甚至更为麻烦。它们通常针对非常突发的行为进行优化，必须在短时间内提供最大的性能（如加载网页），而在空闲时（如等待用户输入）几乎不耗电。在CPU利用率为40%～60%的情况下，笔记本电脑的电池寿命会非常短。但是在实际使用中，整个处理器可能90%的时间都处于空闲状态。总的结果是，客户端处理器在TDP和最大功率及电流消耗之间的差异更大。最近的Ice Lake U系列和Y系列处理器的额定TDP为15W和9W，为了提供更大的性能，系统供应商可以将TDP分别配置到25W和12W。然而，CPU和GPU的最大额定电流大幅提高，分别高达70A和49A，这还不包括内存控制器和系统代理的功率。这意味着处理器有机会提升功耗至额定TDP的5～8倍，比数据中心的产品的2倍还要更高。
如此宽的电流供求范围带来了针对电压调节器设计的巨大挑战。先不说针对电流方面的内容，先来看看有关供电响应时间方面。目前无论是主板VRM还是英特尔的FIVR，其供电的改变的速度，都比处理器内部由于任务改变引发的开关活动带来的瞬时电流的尖峰抵达速度慢得多。
举例来说，Haswell FIVR可以在大约0.32微秒内将一个电源轨（例如，到一个核心）从0V升到0.8V。然而，对于一个主频3G H z的处理器来说，这相当于大约1000个时钟周期。较慢的传统V R M能以每微秒以10～25mV的速度提高电压，从0V到0.8V的类似斜率需要大约100倍的时间，或者大约十万个时钟周期—如此长的周期，如果正常供电的话，处理器可能早就计算完成了，或者在没有适当的设计的情况下，瞬时尖峰供电将导致严重的电压下降，甚至断电。从现实来类比的话，这个概念上类似于老式的、供电设计不足的学生宿舍，只要有人使用诸如热水器、电吹风这种相对大功率电气时，整个宿舍的灯都会变暗，甚至部分电气设备会跳闸、线路也有过热引发火灾的风险，因此学校往往对宿舍使用违禁电器的行为采取严格的控制态度。
顺便提一下，Sk yl a ke架构的消费级处理器和A M D大部分处理器产品，都使用了一个片上的电压压降（LDO）调节器，其速度也非常快。然而，LDO作为一个可变强度的电阻，只降低电压到一个电源轨。由于LDO通过电阻工作，它们对于较大的电压变化（例如，>10%的电压降低）往往效率不高。
如前所述，如果一个处理器工作在3GHz，而电压突然下降，那么晶体管可能不再正常工作，所以要么电压必须保持不变，要么频率必须下降。在实践中，大多数公司采用了几种技术的组合。例如，A M D开发了一种自适应时钟技术，在一些电压下降时降低频率，以应对这种瞬时电流需求的出现，并确保系统在随后以全速工作而不至于出现故障。
去耦电容的“神威”：平稳电压、输送电能
从上文内容来看，为了解决几乎瞬时的瞬时电流尖峰与电压调节器的延迟之间的不匹配问题，人们采用的办法就是使用大量的去耦或旁路电容器。
这些去耦电容的特点在于，可以在不需要那么多电能时储存能量，然后在电能需求发生巨大变化、供电模块又没有快速跟上时释放能量来维持电能并尽可能减小压降的出现，以确保在稳压器刚刚开始响应时有一个稳定的电压。由于去耦电容的独特特性，因此整个供电系统在电力输送网络的每一步都包括去耦电容（或去耦器）。主板通常在许多地方使用了电容器，尤其是插座周围。处理器封装也包括去耦电容，通常是在边缘和底面。最后，处理器还使用了各种片上电容，这些电容最接近有源电路，对瞬变的反应速度最快。
片上电容器有各种不同的类型。一般来说，最简单也是最常见的片上电容类型采用普通的晶体管制造，有时也称为MOSFET电容。这类电容可以很容易地插入标准单元中，也可以布置到非常接近预计会有高开关需求的关键区域。由于分接点靠近活动开关，它们可以很容易地吸收电能并迅速提供额外的电流。
此外，使用自动化工具设计的芯片往往会有留白，或者由于工具的不完善性和将不同形状的块放在一起的限制而造成的空白区域。用去耦电容来填补空白是一种相当普遍的技术，因为它可以在任何地方放置。虽然MOSFET电容器在任何数字工艺技术中都可以使用，而且很容易放置，但它们不是理想的电容器。像任何其他晶体管一样，MOSFE T电容器会漏电，而且在芯片上非常拥挤的地方安置它们也是一种挑战。另一种方法是修改工艺技术，创造更专门的结构，如“金属-绝缘体-金属”（MIM）电容器，或者“金属-氧化物-金属”（MOM）电容器，或深槽电容器。
M I M电容器是由两个平行的金属层组成，在金属层之间夹着一层绝缘的高k电介质，从而形成了基本的电容形态。英特尔的22纳米工艺系列包括两种不同类型的M I M电容器。第一种类型的M I M电容器用于e D R A M中的存储单元，在较低的M2～M4金属层中形成。第二种是英特尔的22FFL工艺的特色，使用极厚的4μm顶层的平行金属层来实现。当然，英特尔的这种设计并不是独一无二的，其他厂商的也会使用MIM电容器来加强供电，例如，A M D在Z e nCCX中采用了上层MIM电容，用于去耦以减少电压下降。MIM电容器通常优于MOSFET去耦，但由于它们在上层金属中距离较远，而且额外的形成步骤会增加制造成本，因此使用中也被一些条件所约束。M O M电容器使用平行金属线相同的设计理念，但结构旋转了90度。金属线在两个相邻的垂直金属层（如M3和M4）内水平形成，层间的氧化介质充当绝缘体，也可以形成电容的结构从而产生作用。
最后再来看看深沟槽电容器。这种电容器在逻辑工艺中相当少见，因为蚀刻出高纵横比的沟槽的成本相当高。I B M从32纳米S OI逻辑工艺开始，一直到14纳米SOI工艺都在使用深沟槽电容器。I B M的深沟槽电容器被用于大型e D R AM阵列，该阵列用于P O W E R和Z微架构处理器的各种L2、L3和L4缓存，此外还被用作去耦电容。例如IBM声称他们能够消除32纳米I B M大型机z12处理器中的所有封装电容转而全部使用片上深沟槽电容器。台积电也展示过有关深沟槽电容器的技术，在I E D M2019上，台积电发布了在硅插板中制作的深沟槽电容器，整体实现更为简单和使用，成本也不会太高。不过，台积电的做法使得深沟槽电容器不像I B M的片上解决方案那样接近有源逻辑，因此不能完全取代片上去耦电容器。
平衡性能、效率和成本的供电设计
总结一下系统供电所遇到的挑战。首先，高性能处理器的电源传输在理想情况下是在高电压下运行，以提高传输效率，但最终为实现处理器的CMOS逻辑提供一个低而稳定的电源电压。从交流到直流以及从高压到低压的电源转换应尽可能高效。
其次，处理器所需的电流随着指令的混合或DVFS系统等动态条件不断变化。为了缓冲并减少电源噪音，从主板到处理器本身几乎每一级电源传输网络中都使用了去耦电容。更快、更灵敏的电源传输网络需要更少的去耦电容。处理器本身有许多片上电容选项，最简单的是使用普通的晶体管，这种晶体管很容易放置，可以在任何工艺技术上使用，但效率相当低。然而，许多半导体制造商也提供采用特殊工艺技术或电路设计制造的高级电容器，如金属层中的MIM电容器，以及较少见的硅或插板衬底中的深沟槽电容器来解决问题。
当然无论怎样解决供电问题，在电路设计中人们必须考虑这些变量，包括但不限于工艺技术、去耦电容、DVFS系统等。现代处理器的设计必须综合考虑这些因素，以提供最佳的性能、效率和成本，从而在电源方面使得产品成熟和可靠。