论文部分内容阅读
本文介绍了一种 6 2 2Mbps,4 :1 ,SDH SONET合路器 ,具有LVDS输入 ,PLL时钟合成。
This article describes a 6 2 2Mbps, 4: 1, SDH SONET combiner with LVDS input and PLL clock synthesis.