论文部分内容阅读
提出了一种适用于直扩通信系统的解调解扩模块。分析了该电路的基本原理及其实现技术，详细讨论了各电路模块的设计实现方法，并采用自顶向下和模块化的设计思想，利用Verilog语言，通过仿真和综合，最后在FPGA上硬件实现。给出了电路实现后的仿真结果及RTL图，结果表明该环路性能优良，能够达到项目的设计指标要求，对工程设计有一定的参考价值。