论文部分内容阅读
针对db8（Daubechies8）小波设计了高速正、反变换系统，用DE2开发板进行了系统验证。正、反变换的最高时钟频率分别达到217．72MHz和217．58MHz。对比同类文献中的设计，本设计在最高处理速度方面具有明显优势。基于此，考虑通用性，还设计了一种通用小波变换FPGA架构。该架构通用性强，可高性能实现多种小波变换。采用DA算法、LUT结构、流水线技术等对设计进行了优化。