论文部分内容阅读
存储器是现代电子系统的核心器件之一，常用于满足不同层次的数据交换与存储需求．然而频率提高、时钟抖动、相位漂移以及不合理的布局布线等因素，都可能导致CPU对存储器访问稳定性的下降．针对同步动态随机读写存储器（synchronous dynamic randomaccess memory，SDRAM）接口的时钟信号提出了一种自适应同步的训练方法，即利用可控延迟链使时钟相位按照训练模式偏移到最优相位，从而保证了存储器访问的稳定性．在芯片内部硬件上提供了一个可通过CPU控制的延迟电路，用来调整SDRAM时钟信号的