论文部分内容阅读
在分析了现有典型的异或门电路的基础上，提出了基于传输管逻辑的低功耗异或门的设计．电路实现了内部节点信号的全摆幅，使之具有较强的驱动能力，且避免了后级反相器中亚阈功耗的产生，实现了电路的低功耗．在5、3．3、1．8V电源下，经PSPICE在0．24μm工艺下模拟，与已发表的异或门电路设计相比，新提出的电路功耗和功耗延迟积的改进分别高达36．5％和68．0％，说明本文设计的异或门电路在功耗和延迟方面具有优势．