论文部分内容阅读
针对数字射频存储器（DRFM）量化方式的差异、优势和不同的应用范围,介绍相位量化数模转换器（DAC）的系统架构,提出相位量化DAC主要电路模块的一种实现方案,论述了该方案的优缺点,并基于90 nm CMOS工艺模型进行仿真,仿真结果表明该芯片可在2 GHz时钟速率下完成转换和量化,瞬时带宽可达250 MHz。