论文部分内容阅读
在分析RS解码算法的基础上，使用便于VLSI实现和流水线设计的矢量运算对该算法进行了全新的剖析和推演，并依据所采用矢量法则的运算特征提出一种面积优化的RS解码器体系结构．通过流水线、部件复用、折叠以及共享电路等设计，该体系结构大大提高了解码器主要运算部件的复用率，降低了电路复杂度，删减了冗余电路，缩减了电路规模．基于该体系结构设计的RS（204，188）解码器规模约为27，000门，与同类设计相比电路规模可降低39％，其已集成到一款HDTV信道调制解调芯片中并在实际中得到应用．