论文部分内容阅读
研究了不同沟道和栅氧化层厚度的n—MOS器件在衬底正偏压的Va=VD／2热载流子应力下，由于衬底正偏压的不同对器件线性漏电流退化的影响。实验发现衬底正偏压对沟长0．135μm，栅氧化层厚度2．5nm器件的线性漏电流退化的影响比沟长0．25μm，栅氧化层厚度5nm器件更强。分析结果表明。随着器件沟长继续缩短和栅氧化层减薄。由于衬底正偏置导致的阈值电压减小、增强的寄生NPN晶体管效应、沟道热电子与碰撞电离空穴复合所产生的高能光子以及热电子直接隧穿超薄栅氧化层产生的高能光子可能打断Si—SiO2界面的弱键产生界