论文部分内容阅读
设计了一种适用于不同时钟域之间数据传递的Cache—AMBA桥。利用AHB总线的信号特点以及桥与I—Cache和D—Cache控制器的握手机制，用较简单的组合逻辑解决了数据的丢失及数据的重复采样问题。SoC系统通过了FPGA原型验证，并用TSMC0．25txmCMOS工艺流片成功。芯片测试结果表明，系统在CPU-9总线频率之比为2：1和1：1两种模式下均正常工作，CPU的最高频率为133MHz。