论文部分内容阅读
基于预放大锁存理论,提出了一种新型高速低功耗动态比较器。该比较器采用预放大级、动态锁存器及输出缓冲级构成的三级结构,与传统比较器不同,该比较器采用了一种新型动态结构作为输出缓冲级以实现高速低功耗。在CSMC 0.5μm/5 V Si CMOS工艺模型下,采用Hspice对电路进行模拟。结果表明在100 MHz的时钟下,精度可达0.2 mV,功耗仅为1.12 mW。