论文部分内容阅读
欧氏几何构造的LDPC码属于不可分层的LDPC码，无法采用TDMP算法译码结构，针对该问题设计实现了一种新型分层译码器。在XilinxV5FPGA上实现了码长为1023、码率为0．781EG—LDPC码的译码器设计。仿真验讧表明：理论上该方法与优化的规范化最小和译码算法相比，迭代次数减少一倍，存储资源消耗得到降低，而误码性能几乎相同。FPGA实现上，译码输出与MATLAB定点仿真给出的结果相同，误码性能由于量化和限幅处理与理论值相比约有0．3dB的损失。在时钟频率为50MHz串行处理各分层时，吞吐量为49