论文部分内容阅读
根据某测试系统的需要，设计基于PC104总线和CPLD的高精度测频模件，采用多周期同步测频法实现对所测频段的等精度测量。设计了该测频模件的硬件电路，并给出用CPLD实现数字频率计的详细VHDL源代码。采用原理图的方式编写PC104总线的接口逻辑，并利用Max＋Plus Ⅱ软件进行仿真。结果显示频率计及接口逻辑均可正确工作。实际应用表明，该测频模件具有精度高，可靠、稳定等优点。