多电压与扫描链技术在芯片设计中的应用研究

来源 :电气技术 | 被引量 : 0次 | 上传用户:vito23
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
本文针对芯片中功耗高、测试成本较高的问题进行分析与研究,以一款乘加器为例,该乘加器可以切换在乘、加、乘加3种工作状态。在芯片设计过程中,利用统一标准格式技术实现多电压设计达到低功耗的效果,利用扫描链技术,完成可测试性设计,降低芯片的测试成本,并解决了两种技术的兼容性问题。
其他文献
改革开放以来,中国共产党人对社会主义意识形态建设进行积极的思考和探索,积累了丰富的经验,主要包括:一是坚持继承与创新相统一,在坚持和发展中国特色社会主义中推进意识形
<正>2016年,30家全球系统重要性银行(Global Systemically Important Banks,以下称G-SIBs)呈现出规模增长止跌回升、盈利收益率下降以及系统性风险积聚等特点。从各国银行业
电力系统发生频率扰动后将带来一定的功率缺额,而功率缺额的大小对于频率的安全、稳定和控制起到重要的指导和参考作用。本文基于自适应的功率缺额的物理计算模型,采用长短期
铁路继电器通常都在具有振动或者冲击的力学环境下工作,所以继电器耐力学环境的能力对于其接触系统就十分重要。本文以S&#183;JWXC-1000型铁路信号继电器为研究对象,以动静触
在基于磁感应技术的地下无线传感网络中,往往需要了解传感器节点的位置,而直接通过接收磁场强度估计节点位置存在较大误差。针对这个问题,本文提出了一种基于高斯-牛顿迭代法