论文部分内容阅读
介绍了自主研制的200 V/40 A VDMOS晶体管的设计优化过程及研制结果。该器件采用JFET注入和浅P-body方法降低导通电阻,提高电流密度,采用优化的N掺杂硅外延材料优化导通电阻和击穿电压。测试结果表明击穿电压高于215 V,特征导通电阻1.2Ω.mm2,导通电流可达40 A;同时设计了ESD防护,HBM值7.5 kV;芯片总面积小于31.25 mm2,可采用TO220封装。