论文部分内容阅读
摘要： 高速电路的电源完整性分析需要电源和地非理想情况下的数字驱动器模型，用模糊逻辑方法构建用于电源完整性分析的驱动器宏模型。根据驱动器电路的结构与工作特点，提出一种简化的模型表达式，可有效地降低模型复杂度，加快建模过程。通过实际电路例子，验证这一方法的可行性与有效性。
关键词： 高速数字驱动器；电路宏模型；电源完整性；模糊逻辑
中图分类号：TN401文献标识码：A文章编号：1671－7597（2011）0320058－02
0 引言
随着电路工作速度与频率的不断提高，信号完整性[1]与电源完整性已成为高速设计时必须考虑的两个因素。通孔、封装等寄生结构产生的分布参数效应会使信号在传输过程中产生时延、振荡等问题，电源电位与地电位的波动也会给高速系统带来致命的影响。因此，对信号与电源完整性进行分析显得十分迫切。电路仿真是进行信号与电源完整性分析设计的基本途径，为此，要解决数字I/O缓冲器的表示问题，即要建立高速数字驱动器/接收器模型。IBIS[2]是工业界应用较为广泛的用于信号完整性分析的高速数字驱动器/接收器模型，但当工作速度较高时，不能完整表征器件的动态特性。为此，有必要考虑能全面反映电路动态特性的宏模型，目前对此已有一些研究[3-5]，采用的方法包括神经网络、样条函数等。已经有文献利用模糊逻辑方法用于数字I/O驱动器的建模[6]。本文将用模糊逻辑方法对考虑电源完整性的高速数字驱动器进行建模。基于驱动器电路的结构与工作特点，文章提出了一种简化的模型表达式，可大大降低模型复杂度，加快建模过程。最后通过实际电路实例，验证了这种方法的可行性与有效性。
1 考虑电源完整性的高速数字驱动器模型
一般高速数字驱动器的结构如图1所示，由若干级构成。若电源、地电位都恒定不变，则输出端的特性可表示为：
式1中为驱动器输入电压，这可以是整个驱动器输入端的信号，也可以是其中任意一级输入端的电压，，依次是驱动器输出端口的电压与电流，F为一个非线性动态算子。
由于数字驱动器的输出端一般由一个上拉管与一个下拉管组成，在确定的逻辑高或低状态，输出电流主要由上拉管与下拉管其中之一决定，式2可进一步表示为[7]：
式3将输出端口电流表示为两部分的组合，，分别表示驱动器高低逻辑状态下的输出端口电流，权重系数， 体现式2中的影响，其大小反映了不同时刻两个电流分量对总电流的贡献。
作电源完整性分析时，电路中的电源与地的电位不再是恒定的，而是随时间变化的变量。因此式1成为：
相应地，式4中也要增加离散化后的电源、地电压。
2 基于TSK模糊逻辑系统的建模方法
建立模型的关键首先用数值方法去逼近式4，然后确定式3中的权重系数 后即得到最终的模型。目前可采用的方法主要有RBF神经网络、样条函数[8]，及模糊逻辑等。当考虑电源、地电压时，式5中的变量将大大增加，模型复杂度提高，对过程的收敛性、收敛速度都会带来很大影响。
为此设法进行简化。观察驱动器输出端的结构，可以发现电源与地电压并不需要如式5那样独立地出现在电流表达式中。一般驱动器最后一级仍由一个上拉管与下拉管组成，如图2所示。通常情况下，输出端的电流是这两个管子的漏极电流之和，在确定的逻辑状态，上拉/下拉管的电流取决于它们的漏源电压，如对上拉管：
由于在确定的逻辑高或低状态，输出电流就是上述上拉或下拉电流，因此，式3中的i1 ，i2仍只取决于一个独立电压。上述两式离散化后的形式与式4相同，只是电压要换作输出电压与电源或地电压的差的绝对值，模型的复杂度没有增加。总的输出端电流仍可用式3表示。i1，i2确定后，权系数也可用与以往相同的方法求出，从而确定整个模型。
用模糊逻辑系统进行逼近。采用一阶TSK模糊系统：
这里 为系统的输入变量，y为输出，Ajk为变量xk定义域上的模糊集，j代表第j条规则。按模糊逻辑理论，这样的模糊系统具备从 到的万能函数逼近能力，因此可以用于各种非线性问题的建模。
逼近的具体过程与文献6类似，但这里进一步简化了模型。考虑到驱动器输出端电流的非线性主要取决于上拉或下拉管的工作区域（截止区、线性区及饱和区），而不同的区域取决于器件的端电压，因此将模糊规则的前提部分简化成只包含当前时刻的电压，第i条规则的形式为：
前提的简化大大减少了待定的参数，使建模过程更为简单有效。
3 实例
此建模对象是Texas Instruments公司的一款带使能的驱动芯片SN74AHCT540，它是一块8位的总线驱动芯片，具有地址寄存缓冲功能，其Hspice模型和数据手册资料均可从公司网站上获得。本芯片去封装，以便能准确反映器件内部构造的行为特性，电源端口和地端口均设为非理想情况，变化达到10%，建模方法如下：高低逻辑态子模型f1和f2均采用r=s=1的形式，规则数均设为5条，抽样间为20ps，输入采用钟形隶属度函数。为了验证模型的有效性，用图5所示电路来检验。在驱动器模型输入端口施加激励信号PULSE （0 5 2ns 0.1ns 0.1ns 4ns 20ns），用所建模型来驱动一根理想传输线（ ），终端连接2pF的电容。传输线近端与远端电压波形依次如图3（a）与图（b）所示，非理想电源与地的波动波形如图4所示时，将仿真结果与Hspice晶体管级的结果比较，从图3中可以看出，两者吻合得较好。
4 结束语
本文提出了一种基于模糊逻辑的高速数字缓冲器电源完整性建模方法。根据驱动器电路的工作特点，对模型进行了简化，有效地降低了模型的复杂度。仿真结果表明，在电源电压有较大波动的情况下，模型与晶体管级电路仿真仍能吻合得较好，说明该建模方法是可行的与有效的。
参考文献：
[1]Rahman，T，Zhaowen Yan，Abubakar，I.Signal integrity for speed digital design[J].Antennas Propagation and EM Theory.2010，1113-1115.
[2]周博远、于立新、褚军舰，IBIS建模和PCB信号完整性分析[J].微电子学与计算机，2010，27（10）：111-113.
[3]Stievano I.S，Rigazio L，Maio I.A，etal.Modeling of IC power supply and I/O ports from measurements[J].Electrical Performance of Electronic Packaging and Systems.2009，85-88.
[4]Stievano I.S，Maio I.A，Canavero F.G.Macromodelling of differential drivers[J].Circuits Devices&Systems IET，2007，1：34-40.
[5]Stievano I.S， Siviero C， Maio I.A， etal. Behavioral macromodels of differential drivers[J]. IEEE Workshop on Signal Propagation on Interconnects. 2004，131-134.
[6]沈建国、郭裕顺、刘公致，建立高速数字I/O缓冲器宏模型的模糊逻辑方法[J].电路与系统学报，2010，19（3）：5-9.
[7]Stievano I.S，Maio I.A， Cannero F.G.Parametric macromodels of digital I/O ports[J].IEEE Trans. adv. Packag. 2002，25（2）：255-264.
[8]Mutnury B，Swaminathan M，P.Libous J.Macromodeling of Nonlinear Digital I/O Drivers[J].IEEE Trans Adv Packag，2006，29（1）：102-113.
作者简介：
薛振磊（1982-），男，山东乐陵人，在读研究生，研究方向：电路与系统。
注：“本文中所涉及到的图表、公式、注解等请以PDF格式阅读”
关键词： 高速数字驱动器；电路宏模型；电源完整性；模糊逻辑
中图分类号：TN401文献标识码：A文章编号：1671－7597（2011）0320058－02
0 引言
随着电路工作速度与频率的不断提高，信号完整性[1]与电源完整性已成为高速设计时必须考虑的两个因素。通孔、封装等寄生结构产生的分布参数效应会使信号在传输过程中产生时延、振荡等问题，电源电位与地电位的波动也会给高速系统带来致命的影响。因此，对信号与电源完整性进行分析显得十分迫切。电路仿真是进行信号与电源完整性分析设计的基本途径，为此，要解决数字I/O缓冲器的表示问题，即要建立高速数字驱动器/接收器模型。IBIS[2]是工业界应用较为广泛的用于信号完整性分析的高速数字驱动器/接收器模型，但当工作速度较高时，不能完整表征器件的动态特性。为此，有必要考虑能全面反映电路动态特性的宏模型，目前对此已有一些研究[3-5]，采用的方法包括神经网络、样条函数等。已经有文献利用模糊逻辑方法用于数字I/O驱动器的建模[6]。本文将用模糊逻辑方法对考虑电源完整性的高速数字驱动器进行建模。基于驱动器电路的结构与工作特点，文章提出了一种简化的模型表达式，可大大降低模型复杂度，加快建模过程。最后通过实际电路实例，验证了这种方法的可行性与有效性。
1 考虑电源完整性的高速数字驱动器模型
一般高速数字驱动器的结构如图1所示，由若干级构成。若电源、地电位都恒定不变，则输出端的特性可表示为：
式1中为驱动器输入电压，这可以是整个驱动器输入端的信号，也可以是其中任意一级输入端的电压，，依次是驱动器输出端口的电压与电流，F为一个非线性动态算子。
由于数字驱动器的输出端一般由一个上拉管与一个下拉管组成，在确定的逻辑高或低状态，输出电流主要由上拉管与下拉管其中之一决定，式2可进一步表示为[7]：
式3将输出端口电流表示为两部分的组合，，分别表示驱动器高低逻辑状态下的输出端口电流，权重系数， 体现式2中的影响，其大小反映了不同时刻两个电流分量对总电流的贡献。
作电源完整性分析时，电路中的电源与地的电位不再是恒定的，而是随时间变化的变量。因此式1成为：
相应地，式4中也要增加离散化后的电源、地电压。
2 基于TSK模糊逻辑系统的建模方法
建立模型的关键首先用数值方法去逼近式4，然后确定式3中的权重系数 后即得到最终的模型。目前可采用的方法主要有RBF神经网络、样条函数[8]，及模糊逻辑等。当考虑电源、地电压时，式5中的变量将大大增加，模型复杂度提高，对过程的收敛性、收敛速度都会带来很大影响。
为此设法进行简化。观察驱动器输出端的结构，可以发现电源与地电压并不需要如式5那样独立地出现在电流表达式中。一般驱动器最后一级仍由一个上拉管与下拉管组成，如图2所示。通常情况下，输出端的电流是这两个管子的漏极电流之和，在确定的逻辑状态，上拉/下拉管的电流取决于它们的漏源电压，如对上拉管：
由于在确定的逻辑高或低状态，输出电流就是上述上拉或下拉电流，因此，式3中的i1 ，i2仍只取决于一个独立电压。上述两式离散化后的形式与式4相同，只是电压要换作输出电压与电源或地电压的差的绝对值，模型的复杂度没有增加。总的输出端电流仍可用式3表示。i1，i2确定后，权系数也可用与以往相同的方法求出，从而确定整个模型。
用模糊逻辑系统进行逼近。采用一阶TSK模糊系统：
这里 为系统的输入变量，y为输出，Ajk为变量xk定义域上的模糊集，j代表第j条规则。按模糊逻辑理论，这样的模糊系统具备从 到的万能函数逼近能力，因此可以用于各种非线性问题的建模。
逼近的具体过程与文献6类似，但这里进一步简化了模型。考虑到驱动器输出端电流的非线性主要取决于上拉或下拉管的工作区域（截止区、线性区及饱和区），而不同的区域取决于器件的端电压，因此将模糊规则的前提部分简化成只包含当前时刻的电压，第i条规则的形式为：
前提的简化大大减少了待定的参数，使建模过程更为简单有效。
3 实例
此建模对象是Texas Instruments公司的一款带使能的驱动芯片SN74AHCT540，它是一块8位的总线驱动芯片，具有地址寄存缓冲功能，其Hspice模型和数据手册资料均可从公司网站上获得。本芯片去封装，以便能准确反映器件内部构造的行为特性，电源端口和地端口均设为非理想情况，变化达到10%，建模方法如下：高低逻辑态子模型f1和f2均采用r=s=1的形式，规则数均设为5条，抽样间为20ps，输入采用钟形隶属度函数。为了验证模型的有效性，用图5所示电路来检验。在驱动器模型输入端口施加激励信号PULSE （0 5 2ns 0.1ns 0.1ns 4ns 20ns），用所建模型来驱动一根理想传输线（ ），终端连接2pF的电容。传输线近端与远端电压波形依次如图3（a）与图（b）所示，非理想电源与地的波动波形如图4所示时，将仿真结果与Hspice晶体管级的结果比较，从图3中可以看出，两者吻合得较好。
4 结束语
本文提出了一种基于模糊逻辑的高速数字缓冲器电源完整性建模方法。根据驱动器电路的工作特点，对模型进行了简化，有效地降低了模型的复杂度。仿真结果表明，在电源电压有较大波动的情况下，模型与晶体管级电路仿真仍能吻合得较好，说明该建模方法是可行的与有效的。
参考文献：
[1]Rahman，T，Zhaowen Yan，Abubakar，I.Signal integrity for speed digital design[J].Antennas Propagation and EM Theory.2010，1113-1115.
[2]周博远、于立新、褚军舰，IBIS建模和PCB信号完整性分析[J].微电子学与计算机，2010，27（10）：111-113.
[3]Stievano I.S，Rigazio L，Maio I.A，etal.Modeling of IC power supply and I/O ports from measurements[J].Electrical Performance of Electronic Packaging and Systems.2009，85-88.
[4]Stievano I.S，Maio I.A，Canavero F.G.Macromodelling of differential drivers[J].Circuits Devices&Systems IET，2007，1：34-40.
[5]Stievano I.S， Siviero C， Maio I.A， etal. Behavioral macromodels of differential drivers[J]. IEEE Workshop on Signal Propagation on Interconnects. 2004，131-134.
[6]沈建国、郭裕顺、刘公致，建立高速数字I/O缓冲器宏模型的模糊逻辑方法[J].电路与系统学报，2010，19（3）：5-9.
[7]Stievano I.S，Maio I.A， Cannero F.G.Parametric macromodels of digital I/O ports[J].IEEE Trans. adv. Packag. 2002，25（2）：255-264.
[8]Mutnury B，Swaminathan M，P.Libous J.Macromodeling of Nonlinear Digital I/O Drivers[J].IEEE Trans Adv Packag，2006，29（1）：102-113.
作者简介：
薛振磊（1982-），男，山东乐陵人，在读研究生，研究方向：电路与系统。
注：“本文中所涉及到的图表、公式、注解等请以PDF格式阅读”