论文部分内容阅读
讨论了一种包括配置空间和I／O空间的从PCI（PCI-slave）接口电路的verilog HDL设计。重点介绍了顶层的系统架构，对其进行了功能分析和结构划分，并详细阐述了各子模块电路的设计和实现。根据PCI总线交易时序，给出使用有限状态机实现接收总线信号控制本地逻辑的方法。针对PCI时序的复杂性，提出了一种新颖实用的PCI系统验证方法，并重点讲述了组建验证平台的方法及其优点。通过编写测试激励程序完成了功能仿真，仿真和验证的结果表明，该接口电路在功能和时序上符合PCI技术规范，达到了预定的目标。