[摘 要]数字钟是用数字集成电路构成的、用数码显示的一种现代计时器，本文用74系列中小规模集成器件去实现数字钟的设计，具有手动校时、校分的功能，最后用仿真软件Muitisim 10对电路进行仿真与调试。
　　[关键词]振荡器；分频器；译码器；显示器；Muitisim
　　中图分类号：S485 文献标识码：A 文章编号：1009-914X（2018）02-0316-02
　　一、引言
　　数字钟是用数字集成电路构成的、用数码显示的一种现代计时器，与传统机械表相比，数字钟具有走时准确、显示直观、无机械传动装置等特点，因而被广泛应用于车站、码头、机场、商店等公共场所。在控制系统中，数字钟也常用来作定时控制的时钟源。
　　数字式计时器由振荡器、分频器、译码器、显示器等几部分组成。其中，振荡器和分频器组成标准秒信号发生器，是由不同进制的计数器、译码器和显示器组成计时系统。秒信号进入计数器进行计数，把累计的结果以“时”、“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器、译码器和显示器构成；“分”和“秒”显示分别由六十进制计数器、译码器和显示器构成。
　　本文通过分模块设计，采用从局部到整体、由浅入深的方式，将74系列中小规模集成器件应用到电路设计中，最后在Muitisim 10软件中完成电路的仿真调试。
　　二、模块设计过程
　　1、振荡器电路模块的设计
　　振荡器是计数器的核心，振荡器的稳定度和频率的精确度决定了计数器的准确度，因此通常选用石英晶体来构成振荡器电路。一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。如果精度要求不高，可采用集成电路555定时器与RC组成的多谐振荡器，如图1所示。振荡频率f=1000Hz，R3为可调电位器，微调R3可调1000Hz输出。
　　2、分频器电路模块的设计
　　分频器的功能主要有两个：一是产生标准秒脉冲信号，二是可提供功能扩展电路所需要的信号。这里选用中规模计数器74LS90构成分频电路，如图2所示。
　　3、时分秒计数器电路模块的设计
　　在电路设计中显示“时”、“分”、“秒”需要6片中规模计数器。其中，“分”、“秒”位计时各为六十进制计数器，“时”位计时为二十四进制计数器。六十进制计数器和二十四进制计数器都选用74LS90集成块来实现，实现的方法采用反馈清零法。六十进制计数器如图3所示，二十四进制计数器如图4所示。
　　4、译码显示电路模块的设计
　　译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。为了方便仿真，本电路设计时采用4引脚的数码管，同时也将译码芯片换成74LS157，如图5所示。
　　5、校时电路模块的设计
　　当数字钟接通电源或者计时出现误差时，需要校正时间（或称校对），校时是数字钟应具备的基本功能。为使电路简单，这里只进行分和小时的校时。校时电路如图6所示。
　　J1、J2分别是时校时、分校时的开关。不校正时，J1、J2是打开的（即J1=1，J2=1），当校正时位时，需要把J1闭合（J1=0，J2=1），然后用手动拨动J3，来回拨动一次，就能使时位增加1，校正完毕后把J1开关打开。校分位和校时位方法一样，此时J2闭合（J1=1，J2=0）。
　　三、电路仿真调试
　　通过上面的分步设计，最后将各模块电路结合起来，实现了数字钟的总体设计，电路如图7所示。经仿真软件Muitisim 10调试，电路运行正常，能够进行时校正与分校正。
　　参考文献
　　[1] 阎石，数字电子技术基础[M]，北京：高等教育出版社，2005.
　　[2] 王成安，电子技术基本技能综合训练[M]，北京：人民郵电出版社，2005.
　　作者简介
　　舒梅，女，汉族，籍贯：贵州开阳，生于：1976-9-27，贵州电子信息职业技术学院，电子信息工程系，职称：讲师，工程硕士，研究方向：电子通信。