论文部分内容阅读
LV/HV P-Well BCD[B]技术（2）能够实现低压5V与高压 100-700V （或更高）兼容的BCD工艺。为了便于高低压 MOS 器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的 HV VDMOS 器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。