论文部分内容阅读
主要介绍了一种基于DSP的数据压缩系统的硬件电路的实现过程．文章把整个硬件系统分成2个模块来介绍：数据采集模块以及DSP解算模块。数据采集模块采集前端信号在CPLD控制下经过AD和FIFO把数据写入DSP解算模块，DSP接收到信号后，把数据进行压缩。每个模块从核心器件的选择、硬件电路的总体设计方案以及实现过程进行了介绍。实验表明该方案是行之有效的。